处理中...

首页 > 资料大全 > 解决方案 >

佳能深藏不露!11nm半导体已经出炉

佳能深藏不露!11nm半导体已经出炉
来源:技术在线 时间:2015-11-10

佳能在该公司的技术展示会“Canon EXPO 2015 Tokyo”(11月4~6日于东京国际论坛大楼召开)上宣布,已证实可利用新一代半导体生产工艺——纳米压印技术生产线宽为11nm的半导体器件。

纳米压印是利用加工好图案的“模具”在硅基板上形成布线和元件的技术。采用基于曝光技术的现有生产工艺时,小线宽取决于波长,以足够高的投资回报率来继 续进行微细化已十分困难。纳米压印技术不存在曝光带来的波长限制。佳能打算与东芝联合推进纳米压印技术的实用化,从而继续推进微细化。此次该公司在日本首 次公开了纳米压印模具和加工后的晶圆。
 

 

佳能目前正着眼于20nm附近或者15~19nm的量产进行验证,预定2016年向半导体厂商提供多台纳米压印装置。由于从引进新一代制造装置到开始量产一般需要1年至1年半的时间,因此,采用纳米压印技术量产的半导体产品早要到2017年才能进入市场。

预计将采用纳米压印技术生产的,是微细化速度快的NAND闪存。对于现有生产工艺来说,就要用纳米压印工序替代替曝光工序。虽然,与可一次性处理的曝光 工序相比,新技术的处理速度可能会比较慢,但纳米压印装置的尺寸较小,因此可设置多台设备并行处理,从而防止处理速度成为瓶颈。
 

纳米压印模具
 

加工后的晶圆

 

可以看到图案

除了NAND闪存之外,纳米压印技术将来还有可能用于逻辑IC。不过,现有纳米压印技术偶尔会出现废弃物残留、形成的图案损坏等无法按照模具“印刷”的情 况,因此很难应用于逻辑IC的生产。只要一个IC内有一个地方存在缺陷,这个IC就不合格,从而直接导致成品率降低。而对于NAND闪存,就算存在不合格 元件(单元),可以通过不使用该元件或者使用纠错技术等方法来解决,因此实用化门槛较低。

热门推荐

更多 >
ESP32-S3 2022-03-16
RG200U 2022-03-16
USR-C322 2022-03-16

资料浏览排行榜

更多 >
商品名称 大小 浏览量
1 EPCS128SI16N 0.94MB 19237次
2 1N4001 0.19MB 15216次
3 DAC1220E 0.95MB 13334次
4 EP1C6Q240I7N 2.47MB 13295次
5 GRM32RR71H105... 0.10MB 11392次
6 DR127-3R3-R 0.72MB 9024次
7 DMG2305UX-7 0.40MB 6733次
8 DMP2008UFG-7 0.24MB 6507次
9 DS1337U+ 0.28MB 6465次
10 DX4R105JJCR18... 0.26MB 6412次