处理中...

首页 > 资料大全 > 解决方案 >

Mellanox Technologies选用Mentor Graphics Tessent解决方案

Mellanox Technologies选用Mentor Graphics Tessent解决方案
来源:EEFOCUS 时间:2015-05-19

Mentor Graphics公司近日宣布,Mellanox Technologies已将全新的Mentor Tessent阶层化ATPG解决方案标准化,以管理复杂度及削减其先进的集成电路(IC)设计生成测试向量所需的成本。高品质的IC测试需要大量的制造测试向量,Mellanox运用Tessent阶层化ATPG,显著减少了生成这些测试向量所需的处理时间和系统内存。

 

“每一个新设计周期生成测试向量所需的时间迅速增长,这也就增加了我们相关的测试成本,”Mellanox Technologies后端工程副总裁Evelyn Landman说道。“选用Mentor Graphics的Tessent阶层化ATPG流程可使我们大大减少当前设计的运行时间。由于此解决方案的可扩展性较高,我们计划在未来的设计中继续使用该方案。”

 

Tessent阶层化ATPG流程采用分治法,即将整个ATPG任务分解为更小的模块,更加便于管理。每一个设计内核首先会单独生成压缩测试向量,然后再自动重定向到芯片级并合并,从而尽可能缩短测试时间。此时,将会生成用于顶层互连逻辑的压缩测试向量。此技术可使需要大量运算的DFT步骤免于成为流片过程中的瓶颈,并且加强测试流程的可预测性。

 

相比在所有模块和顶层互连逻辑在芯片级运行ATPG,阶层化ATPG方案可显著减少运行时间和内存占用。一般而言,运行时间可缩减5-10倍,而内存占用节省比例甚至更高。由于所有内核使用扫描通道方式的效率得到提升,阶层化ATPG通常可使测试向量数量减少2倍,测试时间也相应得以减少。

 

“我们很多客户都在使用阶层化设计法管理设计规模和复杂度。大多数客户都已清楚他们的测试生成流程必须与此阶层化方案相契合,“负责Mentor Graphics的Tessent DFT和ATPG产品的产品营销总监Stephen Pateras 说道。“我们全新的阶层化ATPG解决方案不仅可扩展100M以上的门级设计,而且可使DFT和ATPG能更容易地分配于不同的设计小组并在设计周期中更早运行,从而加速进度。”

热门推荐

更多 >
ESP32-S3 2022-03-16
RG200U 2022-03-16
USR-C322 2022-03-16

资料浏览排行榜

更多 >
商品名称 大小 浏览量
1 EPCS128SI16N 0.94MB 19244次
2 1N4001 0.19MB 15219次
3 DAC1220E 0.95MB 13336次
4 EP1C6Q240I7N 2.47MB 13297次
5 GRM32RR71H105... 0.10MB 11399次
6 DR127-3R3-R 0.72MB 9032次
7 DMG2305UX-7 0.40MB 6740次
8 DMP2008UFG-7 0.24MB 6516次
9 DS1337U+ 0.28MB 6475次
10 DX4R105JJCR18... 0.26MB 6412次