处理中...

首页 > 资料大全 > 解决方案 >

基于FPGA的高速A/D转换芯片ADC08D1000应用

基于FPGA的高速A/D转换芯片ADC08D1000应用
来源:EDN电子设计技术 时间:2011-08-11

美国国家半导体公司的超高速ADC-ADC08D1000是一款高性能的模/数转换芯片。它具有双通道结构,每个通道的采样率可达到1.6 GHz,并能达到8位的分辨率;采用双通道“互插”模式时,采样速率可达2 GSPS;采用128脚LQFP封装,1.9 V单电源供电;具有自校准功能,可通过普通方式或扩展方式对其进行控制;可工作在SDR,DDR等多种模式下。下面对该芯片进行详细介绍。

1 ADC08D1000的结构和管脚说明

1.1 ADC08D1000的结构

ADC08D1000的结构如图1所示,主通道由输入多路模拟开关、采样保持电路、8位ADC和1:2分离器/锁存器组成。它共有两路相同的通道。控制逻辑由普通方式或扩展方式进行配置,对整个芯片进行控制。

1.2 ADC08D1000的管脚说明

ADC08D500采用128脚LQFP封装,管脚图见图2。

  其关键管脚说明如下:

  (1)OUTV/SCLK:输出电压幅度/串行接口时钟。高电平时,DCLK和数据信号为普通差分幅度;接地时,差分幅度会降低,从而减少功耗。当扩展控制模式开启时,此脚为串行时钟脚。

  (2)OUTEDGE/DDR/SDATA:DCLK时钟沿选择/DDR功能选择/串行数据输入。当此脚连接到1/2 VA或者悬空时,进入DDR模式。扩展控制模式时,这个脚作为SDATA输入。

  (3)DCLK_RST:DCLK的复位。一个正脉冲可以复位和同步多片ADC中的DCLK输出。

  (4)PD/PDQ:低功耗模式管脚。逻辑高电平加在此脚会使芯片进入休眠状态,当逻辑高电平加在PDQ上只会使Q通道ADC进入休眠状态。

  (5)CAL:校准过程初始化引脚。

  (6)FSR/ECE:全量程选择以及扩展控制模式选择,在非扩展控制模式,逻辑低电平会把全量程差分输入范围(峰峰值)设置为650 mV;逻辑高电平会把全量程差分输入范围(峰峰值)设置为870 mV。当此脚连接到1/2VA或者悬空时,进入扩展控制模式。

  (7)CLK+/CLK-:ADC的LVDS时钟输入。这个差分时钟信号必须是交流耦合的。输入信号将在CLK+的下降沿被采样。

  (8)VINI+/VINI-/VINQ+/VINQ-:ADC的模拟输入脚。

  (9)CalRun:校准运行指示。高电平有效。

  (10)DI/DQ/DId/DQd:I通道和Q通道的LVDS数据输出。

热门推荐

更多 >
ESP32-S3 2022-03-16
RG200U 2022-03-16
USR-C322 2022-03-16

资料浏览排行榜

更多 >
商品名称 大小 浏览量
1 EPCS128SI16N 0.94MB 19277次
2 1N4001 0.19MB 15232次
3 DAC1220E 0.95MB 13349次
4 EP1C6Q240I7N 2.47MB 13321次
5 GRM32RR71H105... 0.10MB 11425次
6 DR127-3R3-R 0.72MB 9056次
7 DMG2305UX-7 0.40MB 6766次
8 DMP2008UFG-7 0.24MB 6536次
9 DS1337U+ 0.28MB 6498次
10 DX4R105JJCR18... 0.26MB 6436次