• |
  • 注册
  • |
  • 手机云汉
    扫码关注云汉官方微信

    扫码关注云汉官方微信

    扫码关注云汉小程序

    扫码关注云汉小程序

HMC联盟力推堆叠式DRAM设计 功耗降低带宽15倍

来源:中国电子网
时间:2013-04-03

分享至:

经过17个月的发展,世界上的一群内存制造商,已经宣布了一项新的解决方案,有望极大地提升标准的DDR3和DDR4 DRAM的性能,同时降低功耗。"Hybrid Memory Cube"联盟的设计,旨在解决传统DRAM模块的局限性(在高需求的情境下,会束缚性能)。HMC联盟的成员包括三星和镁光等公司。

"内存墙"(memory wall)这个壁垒,需要一个全新的架构来突破,而这就是HMC要带给桌面的。

如果你见过Nvidia公司近宣布的下一代(2016ish)Volta图形卡(使用了一个堆叠的DRAM设计,据称可提供1TB/s的带宽),那么看到下图的HMC说明图,你或许会觉得有点眼熟。

HMC联盟的要求没有想象中的那么高,但其产品仍可能无法在3年内席卷市场。镁光计划在今天秋季制作堆叠式DRAM的样品,并希望在明年上半年开始生产。

HMC的堆叠式DRAM芯片采用了一个叫做"垂直互连访问"的技术(Vertical Interconnect Access),使得电器线路可以垂直通过堆叠的DRAM硅片。内存块的核心,坐在基板的一块逻辑芯片上。

现有的原型,有着128或256的内存banks。且据镁光的一名执事称,首个HMC规范将提供2GB和4GB的封装,以及高达160GB/s的双向带宽。相较而言,DDR3和DDR4则分别只有11GB/s和18-20GB/s之间的带宽。

除了比标准的DRAM快15倍的速度,HMC联盟还表示,其功耗将降低70%。

标签 Ic采购 元器件采购 元器件采购平台 搜索平台 采购平台

更多新闻