

奇衍高性价比系列

HWDSW300T 型 FPGA

产品手册

V2.1.0

成都华微电子科技股份有限公司

2025 年 11 月 16 日

版本历史

版次	更改说明	更改人	更改日期	备注
V1.0.0	初始发行版本	李显军	20221228	
V1.1.0	1、图 4-5 修订为无铅	刘云搏	20240125	
V1.2.0	1、增加“应用说明”	刘云搏	20240902	
V1.3.0	1、增加配置参考电路 2、修正 2.1 章节 CLB 的介绍 3、表 2-1 级连改为级联 4、表 4-4，INIT_B_0 方向，开链输出，改为开漏输出 5、2.4 章节，DSP 介绍，补数乘法器改为二进制补码乘法器 6、2.5 章节，BUFR 的解释，从时钟区域缓冲器改为区域时钟缓冲器，BUFMR 的解释，从多时钟区域缓冲器改为多区域时钟缓冲器 7、删除表 2-15、表 2-17 重复内容 8、删除表 3-17~表 3-19 最小值、最大值的表达，统一写极限值 9、修改图 6-1 文字大小	徐元银	20241123	
V2.0.0	1、更新手册模板 2、“应用建议”中增加“SerDes（GTX）应用注意事项” 3、增加“焊盘推荐” 4、增加“订货信息”	刘云搏	20251116	
V2.1.0	1、“应用建议”中增加“未使用的 HRIO BANK VCCO 电源建议”	刘云搏	20251225	



目 次

1 概述	1
2 产品特点	2
3 功能框图	2
4 封装信息	4
5 绝对最大额定值及推荐工作范围	20
6 电特性参数	25
7 功能描述	49
8 应用建议	70
9 使用注意事项	86
10 订货信息	87

1 概述

成都华微电子科技股份有限公司基于 28nm 工艺制程 FPGA 族系产品的注册商标为“奇衍 Singutheo”。“奇”取自“奇点”的首字，物理学意义是宇宙大爆炸的原点，代表从无到有、演化无穷；“衍”出自《周易系辞上传》，大衍乃太极，大衍之数可以推演出世间的万事万物，寓意不断衍化更新；“奇衍”寓意该 FPGA 家族是植根中华五千年文化、吸收现代科技、立足国内产业链的卓越产品。英文“Singutheo”取自奇点 Singularity 和推理 Theory 两个单词的组合。

奇衍系列 FPGA 家族共包括四个子系列产品，具体为：

- 高性能系列：简称 SP（Singutheo Performance）系列
- 高性价比系列：简称 SW（Singutheo Worth）系列
- 低功耗系列：简称 SL（Singutheo Lowpower）系列
- 可编程系统芯片系列：简称 SS（Singutheo SoC）系列

HWDSW300T 型 FPGA 对标 XC7K325T，属于 SRAM 型 FPGA。逻辑资源包括 6 输入 LUT 的 CLB、高性能用户 IO 模块、单块容量达 36k bits 的 Block RAM、数字信号处理模块 DSP、时钟管理模块 CMT、ADC 模块、PCIe 模块、高速串行接口 SERDES 模块、配置模块和互连资源等


表 1 HWDSW300T 产品资源信息

资源项	HWDSW300T	
	RF676 封装	RF900 封装
等效逻辑单元数	326080	
Slices 数量	50950	
分布式 RAM(Kb)	4000	
DSP 数量	840	
BRAM 数量	890（单个 BRAM 容量 18Kb） 445（单个 BRAM 容量 36Kb）	
BRAM 最大容量(Kb)	16020	
CMT 数量	10	
ADC 数量	1	
PCIE 模块数量	1	1
高速接口 SerDes 信道数量（GTX）	8	16
高性能用户 IO 数量	150	150
宽范围用户 IO 数量	250	350

2 产品特点

- 1) 逻辑实现基于 6 输入查找表（可被配置为分布式 RAM）；
- 2) 片上数据缓存块 RAM 单块容量为 36Kb、双端口模式，并带有内建 FIFO；
- 3) 用户 IO 可以支持单端 LVCMOS、LVTTTL 等多种电平标准，并支持多种差分电平标准，高性能 IO（HPIO）电压范围支持 1.2V~1.8V、宽范围 IO（HRIO）电压范围支持 1.2V~3.3V；
- 4) 高性能用户 IO 接口支持 DDR3，最高速率可达 1600Mb/s；
- 5) DSP 模块包含 25×18 乘法器、48 位累加器和预加器，可用于高性能滤波算法，如最佳对称系数滤波；
- 6) 高精度低抖动时钟管理单元（CMT），包括锁相环（PLL）和混合模式时钟管理（MMCM），时钟管理模块最高输入频率可达 800 MHz；
- 7) 全局时钟树频率最高可达 625MHz；
- 8) 高速串行接口 SerDes 模块，线速率从 500Mb/s 到最高 12.5Gb/s；
- 9) 集成 PCIe 硬核，支持 Gen2 x8；
- 10) 集成用于片上温度和电压传感器监控的 12 位 1MSPS ADC；
- 11) 支持多种配置模式，包含支持通用存储器接口和 256 位 AES 加密。

3 功能框图



HWDSW300T 典型应用场景如下图所示 2 所示。





图 2 典型应用场景（SPI X1/X2 配置接口）

4 封装信息

4.1 HWDSW300T 封装信息

HWDSW300T 采用塑料 RF676 和塑料 RF900 两种封装形式。
RF676 外形及引脚排列图如下图 3 所示。



单位为毫米

尺寸符号	数值		
	最小	公称	最大
D	26.80	—	27.20
E	26.80	—	27.20
D1	—	25.00	—
E1	—	25.00	—
e	—	1.00	—
Φb	0.50	—	0.70
A1	0.40	—	0.60
A	—	—	3.45

图 3 RF676 封装外形图及引脚排列图

RF676 的封装引脚信息如下表 2 所示

表 2 RF676 封装引脚信息

管脚	管脚名	管脚	管脚名	管脚	管脚名
R11	DXN_0	J13	IO_L3P_T0_DQS_16	C3	MGTXR_XN2_116
M12	VCCADC_0	H13	IO_L3N_T0_DQS_16	D5	MGTREFCLK0N_116
M11	GNDADC_0	J11	IO_L4P_T0_16	F5	MGTREFCLK1N_116
R12	DXP_0	J10	IO_L4N_T0_16	F6	MGTREFCLK1P_116
N11	VREFN_0	H14	IO_L5P_T0_16	D2	MGTXTXP1_116
P12	VREFP_0	G14	IO_L5N_T0_16	E4	MGTXR_XP1_116
N12	VP_0	H12	IO_L6P_T0_16	D1	MGTXTXN1_116
P11	VN_0	H11	IO_L6N_T0_VREF_16	E3	MGTXR_XN1_116
E8	VCCBATT_0	F9	IO_L7P_T1_16	F2	MGTXTXP0_116
C8	CCLK_0	F8	IO_L7N_T1_16	G4	MGTXR_XP0_116
L8	TCK_0	D9	IO_L8P_T1_16	F1	MGTXTXN0_116
N8	TMS_0	D8	IO_L8N_T1_16	G3	MGTXR_XN0_116
R7	TDO_0	A9	IO_L9P_T1_DQS_16	N13	VCCBRAM
R6	TDI_0	A8	IO_L9N_T1_DQS_16	R13	VCCBRAM
G7	INIT_B_0	C9	IO_L10P_T1_16	T12	VCCBRAM
P6	PROGRAM_B_0	B9	IO_L10N_T1_16	U13	VCCBRAM
P7	CFGBVS_0	G11	IO_L11P_T1_SRCC_16	C6	MGTAVCC
J7	DONE_0	F10	IO_L11N_T1_SRCC_16	E6	MGTAVCC
P5	M2_0	E10	IO_L12P_T1_MRCC_16	G6	MGTAVCC
T5	M0_0	D10	IO_L12N_T1_MRCC_16	J6	MGTAVCC
T2	M1_0	C12	IO_L13P_T2_MRCC_16	L6	MGTAVCC
U21	IO_0_12	C11	IO_L13N_T2_MRCC_16	B3	MGTAVTT
U22	IO_L1P_T0_12	E11	IO_L14P_T2_SRCC_16	C2	MGTAVTT
V22	IO_L1N_T0_12	D11	IO_L14N_T2_SRCC_16	D3	MGTAVTT
U24	IO_L2P_T0_12	F14	IO_L15P_T2_DQS_16	G2	MGTAVTT
U25	IO_L2N_T0_12	F13	IO_L15N_T2_DQS_16	H3	MGTAVTT
V23	IO_L3P_T0_DQS_12	G12	IO_L16P_T2_16	L2	MGTAVTT
V24	IO_L3N_T0_DQS_12	F12	IO_L16N_T2_16	M3	MGTAVTT
U26	IO_L4P_T0_12	D14	IO_L17P_T2_16	N6	MGTVCCAUX
V26	IO_L4N_T0_12	D13	IO_L17N_T2_16	A1	GND
W25	IO_L5P_T0_12	E13	IO_L18P_T2_16	A2	GND
W26	IO_L5N_T0_12	E12	IO_L18N_T2_16	A5	GND
V21	IO_L6P_T0_12	C14	IO_L19P_T3_16	A6	GND
W21	IO_L6N_T0_VREF_12	C13	IO_L19N_T3_VREF_16	A7	GND
AA25	IO_L7P_T1_12	B12	IO_L20P_T3_16	A16	GND
AB25	IO_L7N_T1_12	B11	IO_L20N_T3_16	A26	GND
W23	IO_L8P_T1_12	B14	IO_L21P_T3_DQS_16	AA6	GND
W24	IO_L8N_T1_12	A14	IO_L21N_T3_DQS_16	AA16	GND
AB26	IO_L9P_T1_DQS_12	B10	IO_L22P_T3_16	AA26	GND
AC26	IO_L9N_T1_DQS_12	A10	IO_L22N_T3_16	AB3	GND
Y25	IO_L10P_T1_12	B15	IO_L23P_T3_16	AB13	GND
Y26	IO_L10N_T1_12	A15	IO_L23N_T3_16	AB23	GND
AA23	IO_L11P_T1_SRCC_12	A13	IO_L24P_T3_16	AC10	GND
AB24	IO_L11N_T1_SRCC_12	A12	IO_L24N_T3_16	AC20	GND
Y23	IO_L12P_T1_MRCC_12	J14	IO_25_16	AD7	GND
AA24	IO_L12N_T1_MRCC_12	V13	IO_0_VRN_32	AD17	GND
Y22	IO_L13P_T2_MRCC_12	AE17	IO_L1P_T0_32	AE4	GND
AA22	IO_L13N_T2_MRCC_12	AF17	IO_L1N_T0_32	AE14	GND
AC23	IO_L14P_T2_SRCC_12	AF14	IO_L2P_T0_32	AE24	GND
AC24	IO_L14N_T2_SRCC_12	AF15	IO_L2N_T0_32	AF1	GND
W20	IO_L15P_T2_DQS_12	AE18	IO_L3P_T0_DQS_32	AF11	GND


管脚	管脚名	管脚	管脚名	管脚	管脚名
Y21	IO_L15N_T2_DQS_12	AF18	IO_L3N_T0_DQS_32	AF21	GND
AD23	IO_L16P_T2_12	AD15	IO_L4P_T0_32	B4	GND
AD24	IO_L16N_T2_12	AE15	IO_L4N_T0_32	B7	GND
AB22	IO_L17P_T2_12	AF19	IO_L5P_T0_32	B13	GND
AC22	IO_L17N_T2_12	AF20	IO_L5N_T0_32	B23	GND
AB21	IO_L18P_T2_12	AD16	IO_L6P_T0_32	C1	GND
AC21	IO_L18N_T2_12	AE16	IO_L6N_T0_VREF_32	C5	GND
AD21	IO_L19P_T3_12	AA14	IO_L7P_T1_32	C7	GND
AE21	IO_L19N_T3_VREF_12	AA15	IO_L7N_T1_32	C10	GND
AF24	IO_L20P_T3_12	AC14	IO_L8P_T1_32	C20	GND
AF25	IO_L20N_T3_12	AD14	IO_L8N_T1_32	D4	GND
AD26	IO_L21P_T3_DQS_12	Y15	IO_L9P_T1_DQS_32	D7	GND
AE26	IO_L21N_T3_DQS_12	Y16	IO_L9N_T1_DQS_32	D17	GND
AE23	IO_L22P_T3_12	AB14	IO_L10P_T1_32	E1	GND
AF23	IO_L22N_T3_12	AB15	IO_L10N_T1_32	E2	GND
AD25	IO_L23P_T3_12	AA17	IO_L11P_T1_SRCC_32	E5	GND
AE25	IO_L23N_T3_12	AA18	IO_L11N_T1_SRCC_32	E7	GND
AE22	IO_L24P_T3_12	AB16	IO_L12P_T1_MRCC_32	E14	GND
AF22	IO_L24N_T3_12	AC16	IO_L12N_T1_MRCC_32	E24	GND
Y20	IO_25_12	AC18	IO_L13P_T2_MRCC_32	F3	GND
N16	IO_0_13	AD18	IO_L13N_T2_MRCC_32	F4	GND
K25	IO_L1P_T0_13	AB17	IO_L14P_T2_SRCC_32	F7	GND
K26	IO_L1N_T0_13	AC17	IO_L14N_T2_SRCC_32	F11	GND
R26	IO_L2P_T0_13	AD20	IO_L15P_T2_DQS_32	F21	GND
P26	IO_L2N_T0_13	AE20	IO_L15N_T2_DQS_32	G1	GND
M25	IO_L3P_T0_DQS_13	AA19	IO_L16P_T2_32	G5	GND
L25	IO_L3N_T0_DQS_13	AA20	IO_L16N_T2_32	G8	GND
P24	IO_L4P_T0_13	AC19	IO_L17P_T2_32	G18	GND
N24	IO_L4N_T0_13	AD19	IO_L17N_T2_32	H4	GND
N26	IO_L5P_T0_13	AB19	IO_L18P_T2_32	H7	GND
M26	IO_L5N_T0_13	AB20	IO_L18N_T2_32	H15	GND
R25	IO_L6P_T0_13	Y17	IO_L19P_T3_32	H25	GND
P25	IO_L6N_T0_VREF_13	Y18	IO_L19N_T3_VREF_32	J1	GND
N19	IO_L7P_T1_13	V16	IO_L20P_T3_32	J2	GND
M20	IO_L7N_T1_13	V17	IO_L20N_T3_32	J5	GND
M24	IO_L8P_T1_13	W18	IO_L21P_T3_DQS_32	J12	GND
L24	IO_L8N_T1_13	W19	IO_L21N_T3_DQS_32	J22	GND
P19	IO_L9P_T1_DQS_13	W15	IO_L22P_T3_32	K3	GND
P20	IO_L9N_T1_DQS_13	W16	IO_L22N_T3_32	K4	GND
M21	IO_L10P_T1_13	V18	IO_L23P_T3_32	K7	GND
M22	IO_L10N_T1_13	V19	IO_L23N_T3_32	K9	GND
P23	IO_L11P_T1_SRCC_13	V14	IO_L24P_T3_32	K11	GND
N23	IO_L11N_T1_SRCC_13	W14	IO_L24N_T3_32	K13	GND
N21	IO_L12P_T1_MRCC_13	W13	IO_25_VRP_32	K19	GND
N22	IO_L12N_T1_MRCC_13	U9	IO_0_VRN_33	L1	GND
R21	IO_L13P_T2_MRCC_13	V11	IO_L1P_T0_33	L5	GND
P21	IO_L13N_T2_MRCC_13	W11	IO_L1N_T0_33	L10	GND
R22	IO_L14P_T2_SRCC_13	V8	IO_L2P_T0_33	L12	GND
R23	IO_L14N_T2_SRCC_13	V7	IO_L2N_T0_33	L14	GND
T24	IO_L15P_T2_DQS_13	W10	IO_L3P_T0_DQS_33	L16	GND
T25	IO_L15N_T2_DQS_13	W9	IO_L3N_T0_DQS_33	L26	GND
T20	IO_L16P_T2_13	Y8	IO_L4P_T0_33	M4	GND
R20	IO_L16N_T2_13	Y7	IO_L4N_T0_33	M7	GND
T22	IO_L17P_T2_13	Y11	IO_L5P_T0_33	M9	GND

管脚	管脚名	管脚	管脚名	管脚	管脚名
T23	IO_L17N_T2_13	Y10	IO_L5N_T0_33	M13	GND
U19	IO_L18P_T2_13	V9	IO_L6P_T0_33	M15	GND
U20	IO_L18N_T2_13	W8	IO_L6N_T0_VREF_33	M23	GND
T18	IO_L19P_T3_13	AE7	IO_L7P_T1_33	N1	GND
T19	IO_L19N_T3_VREF_13	AF7	IO_L7N_T1_33	N2	GND
P16	IO_L20P_T3_13	AA8	IO_L8P_T1_33	N5	GND
N17	IO_L20N_T3_13	AA7	IO_L8N_T1_33	N7	GND
R16	IO_L21P_T3_DQS_13	AC8	IO_L9P_T1_DQS_33	N10	GND
R17	IO_L21N_T3_DQS_13	AD8	IO_L9N_T1_DQS_33	N14	GND
N18	IO_L22P_T3_13	AB7	IO_L10P_T1_33	N20	GND
M19	IO_L22N_T3_13	AC7	IO_L10N_T1_33	P3	GND
U17	IO_L23P_T3_13	AA9	IO_L11P_T1_SRCC_33	P4	GND
T17	IO_L23N_T3_13	AB9	IO_L11N_T1_SRCC_33	P9	GND
R18	IO_L24P_T3_13	AC9	IO_L12P_T1_MRCC_33	P13	GND
P18	IO_L24N_T3_13	AD9	IO_L12N_T1_MRCC_33	P15	GND
U16	IO_25_13	AB11	IO_L13P_T2_MRCC_33	P17	GND
K21	IO_0_14	AC11	IO_L13N_T2_MRCC_33	R1	GND
B24	IO_L1P_T0_D00_MOSI_14	AA10	IO_L14P_T2_SRCC_33	R2	GND
A25	IO_L1N_T0_D01_DIN_14	AB10	IO_L14N_T2_SRCC_33	R5	GND
B22	IO_L2P_T0_D02_14	AB12	IO_L15P_T2_DQS_33	R8	GND
A22	IO_L2N_T0_D03_14	AC12	IO_L15N_T2_DQS_33	R10	GND
B25	IO_L3P_T0_DQS_PUDC_B_14	AA13	IO_L16P_T2_33	R14	GND
B26	IO_L3N_T0_DQS_EMCCCLK_14	AA12	IO_L16N_T2_33	R24	GND
A23	IO_L4P_T0_D04_14	AC13	IO_L17P_T2_33	T1	GND
A24	IO_L4N_T0_D05_14	AD13	IO_L17N_T2_33	T3	GND
D26	IO_L5P_T0_D06_14	Y13	IO_L18P_T2_33	T4	GND
C26	IO_L5N_T0_D07_14	Y12	IO_L18N_T2_33	T9	GND
C23	IO_L6P_T0_FCS_B_14	AD11	IO_L19P_T3_33	T11	GND
C24	IO_L6N_T0_D08_VREF_14	AE11	IO_L19N_T3_VREF_33	T13	GND
D21	IO_L7P_T1_D09_14	AD10	IO_L20P_T3_33	T15	GND
C22	IO_L7N_T1_D10_14	AE10	IO_L20N_T3_33	T21	GND
B20	IO_L8P_T1_D11_14	AE12	IO_L21P_T3_DQS_33	U8	GND
A20	IO_L8N_T1_D12_14	AF12	IO_L21N_T3_DQS_33	U10	GND
E21	IO_L9P_T1_DQS_14	AE8	IO_L22P_T3_33	U12	GND
E22	IO_L9N_T1_DQS_D13_14	AF8	IO_L22N_T3_33	U14	GND
C21	IO_L10P_T1_D14_14	AE13	IO_L23P_T3_33	U18	GND
B21	IO_L10N_T1_D15_14	AF13	IO_L23N_T3_33	V5	GND
D23	IO_L11P_T1_SRCC_14	AF10	IO_L24P_T3_33	V15	GND
D24	IO_L11N_T1_SRCC_14	AF9	IO_L24N_T3_33	V25	GND
F22	IO_L12P_T1_MRCC_14	V12	IO_25_VRP_33	W2	GND
E23	IO_L12N_T1_MRCC_14	U4	IO_0_VRN_34	W12	GND
G22	IO_L13P_T2_MRCC_14	U6	IO_L1P_T0_34	W22	GND
F23	IO_L13N_T2_MRCC_14	U5	IO_L1N_T0_34	Y9	GND
G24	IO_L14P_T2_SRCC_14	U2	IO_L2P_T0_34	Y19	GND
F24	IO_L14N_T2_SRCC_14	U1	IO_L2N_T0_34	J9	VCCINT
E25	IO_L15P_T2_DQS_RDWR_B_14	W6	IO_L3P_T0_DQS_34	K8	VCCINT
D25	IO_L15N_T2_DQS_DOUT_CSO_B_14	W5	IO_L3N_T0_DQS_34	K10	VCCINT
G25	IO_L16P_T2_CSI_B_14	V3	IO_L4P_T0_34	K12	VCCINT
G26	IO_L16N_T2_A15_D31_14	W3	IO_L4N_T0_34	K14	VCCINT
F25	IO_L17P_T2_A14_D30_14	U7	IO_L5P_T0_34	L9	VCCINT
E26	IO_L17N_T2_A13_D29_14	V6	IO_L5N_T0_34	L13	VCCINT
J26	IO_L18P_T2_A12_D28_14	V4	IO_L6P_T0_34	L15	VCCINT
H26	IO_L18N_T2_A11_D27_14	W4	IO_L6N_T0_VREF_34	M8	VCCINT

管脚	管脚名	管脚	管脚名	管脚	管脚名
H21	IO_L19P_T3_A10_D26_14	Y3	IO_L7P_T1_34	M14	VCCINT
G21	IO_L19N_T3_A09_D25_VREF_14	Y2	IO_L7N_T1_34	N9	VCCINT
H23	IO_L20P_T3_A08_D24_14	V2	IO_L8P_T1_34	N15	VCCINT
H24	IO_L20N_T3_A07_D23_14	V1	IO_L8N_T1_34	P14	VCCINT
J21	IO_L21P_T3_DQS_14	AB1	IO_L9P_T1_DQS_34	R15	VCCINT
H22	IO_L21N_T3_DQS_A06_D22_14	AC1	IO_L9N_T1_DQS_34	T14	VCCINT
J24	IO_L22P_T3_A05_D21_14	W1	IO_L10P_T1_34	U15	VCCINT
J25	IO_L22N_T3_A04_D20_14	Y1	IO_L10N_T1_34	T10	VCCAUX
L22	IO_L23P_T3_A03_D19_14	AB2	IO_L11P_T1_SRCC_34	U11	VCCAUX
K22	IO_L23N_T3_A02_D18_14	AC2	IO_L11N_T1_SRCC_34	L11	VCCAUX
K23	IO_L24P_T3_A01_D17_14	AA3	IO_L12P_T1_MRCC_34	M10	VCCAUX
J23	IO_L24N_T3_A00_D16_14	AA2	IO_L12N_T1_MRCC_34	P10	VCCAUX
L23	IO_25_14	AA4	IO_L13P_T2_MRCC_34	T8	VCCAUX_IO_G0
K15	IO_0_15	AB4	IO_L13N_T2_MRCC_34	R9	VCCAUX_IO_G0
C16	IO_L1P_T0_AD0P_15	AC4	IO_L14P_T2_SRCC_34	P8	VCCAUX_IO_G0
B16	IO_L1N_T0_AD0N_15	AC3	IO_L14N_T2_SRCC_34	L7	VCCO_0
A18	IO_L2P_T0_AD8P_15	AA5	IO_L15P_T2_DQS_34	T6	VCCO_0
A19	IO_L2N_T0_AD8N_15	AB5	IO_L15N_T2_DQS_34	AA21	VCCO_12
B17	IO_L3P_T0_DQS_AD1P_15	AB6	IO_L16P_T2_34	AC25	VCCO_12
A17	IO_L3N_T0_DQS_AD1N_15	AC6	IO_L16N_T2_34	AD22	VCCO_12
C19	IO_L4P_T0_AD9P_15	Y6	IO_L17P_T2_34	AF26	VCCO_12
B19	IO_L4N_T0_AD9N_15	Y5	IO_L17N_T2_34	U23	VCCO_12
C17	IO_L5P_T0_AD2P_15	AD6	IO_L18P_T2_34	V20	VCCO_12
C18	IO_L5N_T0_AD2N_15	AD5	IO_L18N_T2_34	Y24	VCCO_12
D15	IO_L6P_T0_15	AD4	IO_L19P_T3_34	K24	VCCO_13
D16	IO_L6N_T0_VREF_15	AD3	IO_L19N_T3_VREF_34	N25	VCCO_13
H16	IO_L7P_T1_AD10P_15	AD1	IO_L20P_T3_34	P22	VCCO_13
G16	IO_L7N_T1_AD10N_15	AE1	IO_L20N_T3_34	R19	VCCO_13
G15	IO_L8P_T1_AD3P_15	AF5	IO_L21P_T3_DQS_34	T16	VCCO_13
F15	IO_L8N_T1_AD3N_15	AF4	IO_L21N_T3_DQS_34	T26	VCCO_13
J15	IO_L9P_T1_DQS_AD11P_15	AE3	IO_L22P_T3_34	A21	VCCO_14
J16	IO_L9N_T1_DQS_AD11N_15	AE2	IO_L22N_T3_34	C25	VCCO_14
E15	IO_L10P_T1_AD4P_15	AE6	IO_L23P_T3_34	D22	VCCO_14
E16	IO_L10N_T1_AD4N_15	AE5	IO_L23N_T3_34	F26	VCCO_14
G17	IO_L11P_T1_SRCC_AD12P_15	AF3	IO_L24P_T3_34	G23	VCCO_14
F18	IO_L11N_T1_SRCC_AD12N_15	AF2	IO_L24N_T3_34	L21	VCCO_14
F17	IO_L12P_T1_MRCC_AD5P_15	T7	IO_25_VRP_34	B18	VCCO_15
E17	IO_L12N_T1_MRCC_AD5N_15	H2	MGTXTXP3_115	E19	VCCO_15
E18	IO_L13P_T2_MRCC_15	J4	MGTXRX3_115	F16	VCCO_15
D18	IO_L13N_T2_MRCC_15	H1	MGTXTXN3_115	H20	VCCO_15
H17	IO_L14P_T2_SRCC_15	J3	MGTXRXN3_115	J17	VCCO_15
H18	IO_L14N_T2_SRCC_15	K2	MGTXTXP2_115	M18	VCCO_15
D19	IO_L15P_T2_DQS_15	L4	MGTXRX2_115	A11	VCCO_16
D20	IO_L15N_T2_DQS_ADV_B_15	K1	MGTXTXN2_115	B8	VCCO_16
G19	IO_L16P_T2_A28_15	H6	MGTREFCLK0P_115	C15	VCCO_16
F20	IO_L16N_T2_A27_15	L3	MGTXRXN2_115	D12	VCCO_16
F19	IO_L17P_T2_A26_15	M5	MGTAVTTRCAL_115	E9	VCCO_16
E20	IO_L17N_T2_A25_15	H5	MGTREFCLK0N_115	G13	VCCO_16
H19	IO_L18P_T2_A24_15	M6	MGTREF_115	H10	VCCO_16
G20	IO_L18N_T2_A23_15	K5	MGTREFCLK1N_115	AB18	VCCO_32
K20	IO_L19P_T3_A22_15	K6	MGTREFCLK1P_115	AC15	VCCO_32
J20	IO_L19N_T3_A21_VREF_15	M2	MGTXTXP1_115	AE19	VCCO_32
J18	IO_L20P_T3_A20_15	N4	MGTXRX1_115	AF16	VCCO_32
J19	IO_L20N_T3_A19_15	M1	MGTXTXN1_115	W17	VCCO_32

管脚	管脚名	管脚	管脚名	管脚	管脚名
L19	IO_L21P_T3_DQS_15	N3	MGTXR_XN1_115	Y14	VCCO_32
L20	IO_L21N_T3_DQS_A18_15	P2	MGTXTXP0_115	AA11	VCCO_33
K16	IO_L22P_T3_A17_15	R4	MGTXRXP0_115	AB8	VCCO_33
K17	IO_L22N_T3_A16_15	P1	MGTXT_XN0_115	AD12	VCCO_33
M17	IO_L23P_T3_FOE_B_15	R3	MGTXR_XN0_115	AE9	VCCO_33
L18	IO_L23N_T3_FWE_B_15	A4	MGTXTXP3_116	V10	VCCO_33
L17	IO_L24P_T3_RS1_15	B6	MGTXRXP3_116	W7	VCCO_33
K18	IO_L24N_T3_RS0_15	A3	MGTXT_XN3_116	AA1	VCCO_34
M16	IO_25_15	B5	MGTXR_XN3_116	AC5	VCCO_34
J8	IO_0_16	B2	MGTXTXP2_116	AD2	VCCO_34
H9	IO_L1P_T0_16	C4	MGTXRXP2_116	AF6	VCCO_34
H8	IO_L1N_T0_16	B1	MGTXT_XN2_116	U3	VCCO_34
G10	IO_L2P_T0_16	D6	MGTREFCLK0P_116	Y4	VCCO_34
G9	IO_L2N_T0_16				

RF900 外形及引脚排列图如下图 4 所示。



单位为毫米

尺寸符号	数值		
	最小	公称	最大
D/E	30.80	—	31.20
D1/E1	—	29.00	—
e	—	1.00	—
Φb	0.50	—	0.70
A1	0.36	—	0.56
A	—	—	3.59

图 4 RF900 封装外形图及引脚排列图

RF900 的封装引脚信息如下表 3 所示

表 3 RF900 封装引脚信息

管脚	管脚名	管脚	管脚名	管脚	管脚名
U14	DXN_0	D16	IO_L15P_T2_DQS_17	E4	MGTXRXPO_118
P15	VCCADC_0	C16	IO_L15N_T2_DQS_17	D1	MGTXTXN0_118
P14	GNDADC_0	G18	IO_L16P_T2_17	E3	MGTXRXN0_118
U15	DXP_0	F18	IO_L16N_T2_17	B7	MGTAVCC
R14	VREFN_0	C17	IO_L17P_T2_17	D7	MGTAVCC
T15	VREFP_0	B17	IO_L17N_T2_17	F7	MGTAVCC
R15	VP_0	G17	IO_L18P_T2_17	H7	MGTAVCC
T14	VN_0	F17	IO_L18N_T2_17	K7	MGTAVCC
C10	VCCBATT_0	C20	IO_L19P_T3_17	M7	MGTAVCC
B10	CCLK_0	B20	IO_L19N_T3_VREF_17	P7	MGTAVCC
E10	TCK_0	A16	IO_L20P_T3_17	T7	MGTVCCAUX
F10	TMS_0	A17	IO_L20N_T3_17	V7	MGTVCCAUX
G10	TDO_0	A20	IO_L21P_T3_DQS_17	B3	MGTAVTT
H10	TDI_0	A21	IO_L21N_T3_DQS_17	C5	MGTAVTT
A10	INIT_B_0	B18	IO_L22P_T3_17	D3	MGTAVTT
K10	PROGRAM_B_0	A18	IO_L22N_T3_17	E5	MGTAVTT
L10	CFGBVS_0	B22	IO_L23P_T3_17	F3	MGTAVTT
M10	DONE_0	A22	IO_L23N_T3_17	G5	MGTAVTT
AB1	M2_0	C19	IO_L24P_T3_17	H3	MGTAVTT
AB5	M0_0	B19	IO_L24N_T3_17	J5	MGTAVTT
AB2	M1_0	E18	IO_25_17	K3	MGTAVTT
Y20	IO_0_12	G12	IO_0_18	L5	MGTAVTT
Y23	IO_L1P_T0_12	L16	IO_L1P_T0_18	M3	MGTAVTT
Y24	IO_L1N_T0_12	K16	IO_L1N_T0_18	N5	MGTAVTT
Y21	IO_L2P_T0_12	L15	IO_L2P_T0_18	P3	MGTAVTT
AA21	IO_L2N_T0_12	K15	IO_L2N_T0_18	R5	MGTAVTT
AB22	IO_L3P_T0_DQS_12	L12	IO_L3P_T0_DQS_18	T3	MGTAVTT
AB23	IO_L3N_T0_DQS_12	L13	IO_L3N_T0_DQS_18	U5	MGTAVTT
AA22	IO_L4P_T0_12	K13	IO_L4P_T0_18	V3	MGTAVTT
AA23	IO_L4N_T0_12	J13	IO_L4N_T0_18	W5	MGTAVTT
AC20	IO_L5P_T0_12	K14	IO_L5P_T0_18	N16	VCCBRAM
AC21	IO_L5N_T0_12	J14	IO_L5N_T0_18	R16	VCCBRAM
AA20	IO_L6P_T0_12	L11	IO_L6P_T0_18	U16	VCCBRAM
AB20	IO_L6N_T0_VREF_12	K11	IO_L6N_T0_VREF_18	W16	VCCBRAM
AB24	IO_L7P_T1_12	H15	IO_L7P_T1_18	A1	GND
AC25	IO_L7N_T1_12	G15	IO_L7N_T1_18	A14	GND
AC22	IO_L8P_T1_12	J11	IO_L8P_T1_18	A2	GND
AD22	IO_L8N_T1_12	J12	IO_L8N_T1_18	A24	GND
AC24	IO_L9P_T1_DQS_12	J16	IO_L9P_T1_DQS_18	A5	GND
AD24	IO_L9N_T1_DQS_12	H16	IO_L9N_T1_DQS_18	A6	GND
AD21	IO_L10P_T1_12	H11	IO_L10P_T1_18	A9	GND
AE21	IO_L10N_T1_12	H12	IO_L10N_T1_18	AA1	GND
AE23	IO_L11P_T1_SRCC_12	H14	IO_L11P_T1_SRCC_18	AA14	GND
AF23	IO_L11N_T1_SRCC_12	G14	IO_L11N_T1_SRCC_18	AA2	GND
AD23	IO_L12P_T1_MRCC_12	G13	IO_L12P_T1_MRCC_18	AA24	GND
AE24	IO_L12N_T1_MRCC_12	F13	IO_L12N_T1_MRCC_18	AA5	GND
AF22	IO_L13P_T2_MRCC_12	D12	IO_L13P_T2_MRCC_18	AA6	GND
AG23	IO_L13N_T2_MRCC_12	D13	IO_L13N_T2_MRCC_18	AA7	GND
AG24	IO_L14P_T2_SRCC_12	F12	IO_L14P_T2_SRCC_18	AB11	GND
AH24	IO_L14N_T2_SRCC_12	E13	IO_L14N_T2_SRCC_18	AB21	GND
AJ24	IO_L15P_T2_DQS_12	C12	IO_L15P_T2_DQS_18	AB3	GND

管脚	管脚名	管脚	管脚名	管脚	管脚名
AK25	IO_L15N_T2_DQS_12	B12	IO_L15N_T2_DQS_18	AB4	GND
AE25	IO_L16P_T2_12	F11	IO_L16P_T2_18	AC18	GND
AF25	IO_L16N_T2_12	E11	IO_L16N_T2_18	AC28	GND
AK23	IO_L17P_T2_12	A11	IO_L17P_T2_18	AC8	GND
AK24	IO_L17N_T2_12	A12	IO_L17N_T2_18	AD15	GND
AG25	IO_L18P_T2_12	D11	IO_L18P_T2_18	AD25	GND
AH25	IO_L18N_T2_12	C11	IO_L18N_T2_18	AD5	GND
AF20	IO_L19P_T3_12	F15	IO_L19P_T3_18	AE12	GND
AF21	IO_L19N_T3_VREF_12	E16	IO_L19N_T3_VREF_18	AE2	GND
AG22	IO_L20P_T3_12	E14	IO_L20P_T3_18	AE22	GND
AH22	IO_L20N_T3_12	E15	IO_L20N_T3_18	AF19	GND
AJ22	IO_L21P_T3_DQS_12	D14	IO_L21P_T3_DQS_18	AF29	GND
AJ23	IO_L21N_T3_DQS_12	C14	IO_L21N_T3_DQS_18	AF9	GND
AG20	IO_L22P_T3_12	B13	IO_L22P_T3_18	AG16	GND
AH20	IO_L22N_T3_12	A13	IO_L22N_T3_18	AG26	GND
AH21	IO_L23P_T3_12	C15	IO_L23P_T3_18	AG6	GND
AJ21	IO_L23N_T3_12	B15	IO_L23N_T3_18	AH13	GND
AK20	IO_L24P_T3_12	B14	IO_L24P_T3_18	AH23	GND
AK21	IO_L24N_T3_12	A15	IO_L24N_T3_18	AH3	GND
AE20	IO_25_12	F16	IO_25_18	AJ10	GND
Y25	IO_0_13	Y14	IO_0_VRN_32	AJ20	GND
Y26	IO_L1P_T0_13	AK16	IO_L1P_T0_32	AJ30	GND
AA26	IO_L1N_T0_13	AK15	IO_L1N_T0_32	AK17	GND
W27	IO_L2P_T0_13	AG15	IO_L2P_T0_32	AK27	GND
W28	IO_L2N_T0_13	AH15	IO_L2N_T0_32	AK7	GND
Y28	IO_L3P_T0_DQS_13	AH16	IO_L3P_T0_DQS_32	B11	GND
AA28	IO_L3N_T0_DQS_13	AJ16	IO_L3N_T0_DQS_32	B21	GND
W29	IO_L4P_T0_13	AF15	IO_L4P_T0_32	B4	GND
Y29	IO_L4N_T0_13	AG14	IO_L4N_T0_32	B8	GND
AA27	IO_L5P_T0_13	AH17	IO_L5P_T0_32	B9	GND
AB28	IO_L5N_T0_13	AJ17	IO_L5N_T0_32	C1	GND
AA25	IO_L6P_T0_13	AE16	IO_L6P_T0_32	C18	GND
AB25	IO_L6N_T0_VREF_13	AF16	IO_L6N_T0_VREF_32	C2	GND
AC29	IO_L7P_T1_13	AJ19	IO_L7P_T1_32	C28	GND
AC30	IO_L7N_T1_13	AK19	IO_L7N_T1_32	C6	GND
Y30	IO_L8P_T1_13	AG19	IO_L8P_T1_32	C9	GND
AA30	IO_L8N_T1_13	AH19	IO_L8N_T1_32	D15	GND
AD29	IO_L9P_T1_DQS_13	AJ18	IO_L9P_T1_DQS_32	D25	GND
AE29	IO_L9N_T1_DQS_13	AK18	IO_L9N_T1_DQS_32	D4	GND
AB29	IO_L10P_T1_13	AD19	IO_L10P_T1_32	D8	GND
AB30	IO_L10N_T1_13	AE19	IO_L10N_T1_32	D9	GND
AD27	IO_L11P_T1_SRCC_13	AF18	IO_L11P_T1_SRCC_32	E1	GND
AD28	IO_L11N_T1_SRCC_13	AG18	IO_L11N_T1_SRCC_32	E12	GND
AB27	IO_L12P_T1_MRCC_13	AF17	IO_L12P_T1_MRCC_32	E2	GND
AC27	IO_L12N_T1_MRCC_13	AG17	IO_L12N_T1_MRCC_32	E22	GND
AG29	IO_L13P_T2_MRCC_13	AD18	IO_L13P_T2_MRCC_32	E6	GND
AH29	IO_L13N_T2_MRCC_13	AE18	IO_L13N_T2_MRCC_32	E9	GND
AE28	IO_L14P_T2_SRCC_13	AD17	IO_L14P_T2_SRCC_32	F19	GND
AF28	IO_L14N_T2_SRCC_13	AD16	IO_L14N_T2_SRCC_32	F29	GND
AK29	IO_L15P_T2_DQS_13	Y19	IO_L15P_T2_DQS_32	F4	GND
AK30	IO_L15N_T2_DQS_13	Y18	IO_L15N_T2_DQS_32	F8	GND
AE30	IO_L16P_T2_13	AA18	IO_L16P_T2_32	F9	GND
AF30	IO_L16N_T2_13	AB18	IO_L16N_T2_32	G1	GND
AJ28	IO_L17P_T2_13	AB19	IO_L17P_T2_32	G16	GND

管脚	管脚名	管脚	管脚名	管脚	管脚名
AJ29	IO_L17N_T2_13	AC19	IO_L17N_T2_32	G2	GND
AG30	IO_L18P_T2_13	AB17	IO_L18P_T2_32	G26	GND
AH30	IO_L18N_T2_13	AC17	IO_L18N_T2_32	G6	GND
AC26	IO_L19P_T3_13	AE15	IO_L19P_T3_32	G9	GND
AD26	IO_L19N_T3_VREF_13	AE14	IO_L19N_T3_VREF_32	H13	GND
AJ27	IO_L20P_T3_13	AA15	IO_L20P_T3_32	H23	GND
AK28	IO_L20N_T3_13	AB15	IO_L20N_T3_32	H4	GND
AG27	IO_L21P_T3_DQS_13	AC16	IO_L21P_T3_DQS_32	H8	GND
AG28	IO_L21N_T3_DQS_13	AC15	IO_L21N_T3_DQS_32	H9	GND
AH26	IO_L22P_T3_13	AC14	IO_L22P_T3_32	J1	GND
AH27	IO_L22N_T3_13	AD14	IO_L22N_T3_32	J10	GND
AF26	IO_L23P_T3_13	AA17	IO_L23P_T3_32	J2	GND
AF27	IO_L23N_T3_13	AA16	IO_L23N_T3_32	J20	GND
AJ26	IO_L24P_T3_13	Y16	IO_L24P_T3_32	J30	GND
AK26	IO_L24N_T3_13	Y15	IO_L24N_T3_32	J6	GND
AE26	IO_25_13	AB14	IO_25_VRP_32	J9	GND
R19	IO_0_14	Y13	IO_0_VRN_33	K17	GND
P24	IO_L1P_T0_D00_MOSI_14	AA12	IO_L1P_T0_33	K27	GND
R25	IO_L1N_T0_D01_DIN_14	AB12	IO_L1N_T0_33	K4	GND
R20	IO_L2P_T0_D02_14	AA8	IO_L2P_T0_33	K8	GND
R21	IO_L2N_T0_D03_14	AB8	IO_L2N_T0_33	K9	GND
R23	IO_L3P_T0_DQS_PUDC_B_14	AB9	IO_L3P_T0_DQS_33	L1	GND
R24	IO_L3N_T0_DQS_EMCCCLK_14	AC9	IO_L3N_T0_DQS_33	L14	GND
T20	IO_L4P_T0_D04_14	Y11	IO_L4P_T0_33	L2	GND
T21	IO_L4N_T0_D05_14	Y10	IO_L4N_T0_33	L24	GND
T22	IO_L5P_T0_D06_14	AA11	IO_L5P_T0_33	L6	GND
T23	IO_L5N_T0_D07_14	AA10	IO_L5N_T0_33	L9	GND
U19	IO_L6P_T0_FCS_B_14	AA13	IO_L6P_T0_33	M12	GND
U20	IO_L6N_T0_D08_VREF_14	AB13	IO_L6N_T0_VREF_33	M14	GND
P29	IO_L7P_T1_D09_14	AB10	IO_L7P_T1_33	M16	GND
R29	IO_L7N_T1_D10_14	AC10	IO_L7N_T1_33	M18	GND
P27	IO_L8P_T1_D11_14	AD8	IO_L8P_T1_33	M21	GND
P28	IO_L8N_T1_D12_14	AE8	IO_L8N_T1_33	M4	GND
R30	IO_L9P_T1_DQS_14	AC12	IO_L9P_T1_DQS_33	M8	GND
T30	IO_L9N_T1_DQS_D13_14	AC11	IO_L9N_T1_DQS_33	M9	GND
P26	IO_L10P_T1_D14_14	AD9	IO_L10P_T1_33	N1	GND
R26	IO_L10N_T1_D15_14	AE9	IO_L10N_T1_33	N11	GND
R28	IO_L11P_T1_SRCC_14	AE11	IO_L11P_T1_SRCC_33	N13	GND
T28	IO_L11N_T1_SRCC_14	AF11	IO_L11N_T1_SRCC_33	N15	GND
T26	IO_L12P_T1_MRCC_14	AD12	IO_L12P_T1_MRCC_33	N17	GND
T27	IO_L12N_T1_MRCC_14	AD11	IO_L12N_T1_MRCC_33	N2	GND
U27	IO_L13P_T2_MRCC_14	AG10	IO_L13P_T2_MRCC_33	N28	GND
U28	IO_L13N_T2_MRCC_14	AH10	IO_L13N_T2_MRCC_33	N6	GND
T25	IO_L14P_T2_SRCC_14	AE10	IO_L14P_T2_SRCC_33	N9	GND
U25	IO_L14N_T2_SRCC_14	AF10	IO_L14N_T2_SRCC_33	P10	GND
U29	IO_L15P_T2_DQS_RDWR_B_14	AJ9	IO_L15P_T2_DQS_33	P12	GND
U30	IO_L15N_T2_DQS_DOUT_CSO_B_14	AK9	IO_L15N_T2_DQS_33	P16	GND
V26	IO_L16P_T2_CSI_B_14	AG9	IO_L16P_T2_33	P18	GND
V27	IO_L16N_T2_A15_D31_14	AH9	IO_L16N_T2_33	P25	GND
V29	IO_L17P_T2_A14_D30_14	AK11	IO_L17P_T2_33	P4	GND
V30	IO_L17N_T2_A13_D29_14	AK10	IO_L17N_T2_33	P8	GND
V25	IO_L18P_T2_A12_D28_14	AH11	IO_L18P_T2_33	P9	GND
W26	IO_L18N_T2_A11_D27_14	AJ11	IO_L18N_T2_33	R1	GND
V19	IO_L19P_T3_A10_D26_14	AE13	IO_L19P_T3_33	R11	GND

管脚	管脚名	管脚	管脚名	管脚	管脚名
V20	IO_L19N_T3_A09_D25_VREF_14	AF13	IO_L19N_T3_VREF_33	R13	GND
W23	IO_L20P_T3_A08_D24_14	AK14	IO_L20P_T3_33	R17	GND
W24	IO_L20N_T3_A07_D23_14	AK13	IO_L20N_T3_33	R2	GND
U22	IO_L21P_T3_DQS_14	AH14	IO_L21P_T3_DQS_33	R22	GND
U23	IO_L21N_T3_DQS_A06_D22_14	AJ14	IO_L21N_T3_DQS_33	R6	GND
V21	IO_L22P_T3_A05_D21_14	AJ13	IO_L22P_T3_33	R9	GND
V22	IO_L22N_T3_A04_D20_14	AJ12	IO_L22N_T3_33	T10	GND
U24	IO_L23P_T3_A03_D19_14	AF12	IO_L23P_T3_33	T12	GND
V24	IO_L23N_T3_A02_D18_14	AG12	IO_L23N_T3_33	T16	GND
W21	IO_L24P_T3_A01_D17_14	AG13	IO_L24P_T3_33	T18	GND
W22	IO_L24N_T3_A00_D16_14	AH12	IO_L24N_T3_33	T19	GND
W19	IO_25_14	AD13	IO_25_VRP_33	T29	GND
M19	IO_0_15	AC6	IO_0_VRN_34	T4	GND
J23	IO_L1P_T0_AD0P_15	AD4	IO_L1P_T0_34	T8	GND
J24	IO_L1N_T0_AD0N_15	AD3	IO_L1N_T0_34	U1	GND
L22	IO_L2P_T0_AD8P_15	AC2	IO_L2P_T0_34	U11	GND
L23	IO_L2N_T0_AD8N_15	AC1	IO_L2N_T0_34	U13	GND
K23	IO_L3P_T0_DQS_AD1P_15	AD2	IO_L3P_T0_DQS_34	U17	GND
K24	IO_L3N_T0_DQS_AD1N_15	AD1	IO_L3N_T0_DQS_34	U2	GND
L21	IO_L4P_T0_AD9P_15	AC5	IO_L4P_T0_34	U26	GND
K21	IO_L4N_T0_AD9N_15	AC4	IO_L4N_T0_34	U6	GND
J21	IO_L5P_T0_AD2P_15	AD6	IO_L5P_T0_34	U9	GND
J22	IO_L5N_T0_AD2N_15	AE6	IO_L5N_T0_34	V10	GND
M20	IO_L6P_T0_15	AC7	IO_L6P_T0_34	V12	GND
L20	IO_L6N_T0_VREF_15	AD7	IO_L6N_T0_VREF_34	V14	GND
J29	IO_L7P_T1_AD10P_15	AF3	IO_L7P_T1_34	V16	GND
H29	IO_L7N_T1_AD10N_15	AF2	IO_L7N_T1_34	V18	GND
J27	IO_L8P_T1_AD3P_15	AE1	IO_L8P_T1_34	V23	GND
J28	IO_L8N_T1_AD3N_15	AF1	IO_L8N_T1_34	V4	GND
L30	IO_L9P_T1_DQS_AD11P_15	AG4	IO_L9P_T1_DQS_34	V8	GND
K30	IO_L9N_T1_DQS_AD11N_15	AG3	IO_L9N_T1_DQS_34	V9	GND
K26	IO_L10P_T1_AD4P_15	AE4	IO_L10P_T1_34	W1	GND
J26	IO_L10N_T1_AD4N_15	AE3	IO_L10N_T1_34	W11	GND
L26	IO_L11P_T1_SRCC_AD12P_15	AE5	IO_L11P_T1_SRCC_34	W13	GND
L27	IO_L11N_T1_SRCC_AD12N_15	AF5	IO_L11N_T1_SRCC_34	W15	GND
L25	IO_L12P_T1_MRCC_AD5P_15	AF6	IO_L12P_T1_MRCC_34	W17	GND
K25	IO_L12N_T1_MRCC_AD5N_15	AG5	IO_L12N_T1_MRCC_34	W2	GND
K28	IO_L13P_T2_MRCC_15	AH4	IO_L13P_T2_MRCC_34	W20	GND
K29	IO_L13N_T2_MRCC_15	AJ4	IO_L13N_T2_MRCC_34	W30	GND
M28	IO_L14P_T2_SRCC_15	AH6	IO_L14P_T2_SRCC_34	W6	GND
L28	IO_L14N_T2_SRCC_15	AH5	IO_L14N_T2_SRCC_34	W9	GND
M29	IO_L15P_T2_DQS_15	AG2	IO_L15P_T2_DQS_34	Y17	GND
M30	IO_L15N_T2_DQS_ADV_B_15	AH1	IO_L15N_T2_DQS_34	Y27	GND
N27	IO_L16P_T2_A28_15	AH2	IO_L16P_T2_34	Y3	GND
M27	IO_L16N_T2_A27_15	AJ2	IO_L16N_T2_34	Y4	GND
N29	IO_L17P_T2_A26_15	AJ1	IO_L17P_T2_34	Y7	GND
N30	IO_L17N_T2_A25_15	AK1	IO_L17N_T2_34	Y8	GND
N25	IO_L18P_T2_A24_15	AJ3	IO_L18P_T2_34	Y9	GND
N26	IO_L18N_T2_A23_15	AK3	IO_L18N_T2_34	M11	VCCINT
N19	IO_L19P_T3_A22_15	AF8	IO_L19P_T3_34	M13	VCCINT
N20	IO_L19N_T3_A21_VREF_15	AG8	IO_L19N_T3_VREF_34	M15	VCCINT
N21	IO_L20P_T3_A20_15	AF7	IO_L20P_T3_34	M17	VCCINT
N22	IO_L20N_T3_A19_15	AG7	IO_L20N_T3_34	N10	VCCINT
P23	IO_L21P_T3_DQS_15	AH7	IO_L21P_T3_DQS_34	N12	VCCINT

管脚	管脚名	管脚	管脚名	管脚	管脚名
N24	IO_L21N_T3_DQS_A18_15	AJ7	IO_L21N_T3_DQS_34	N14	VCCINT
P21	IO_L22P_T3_A17_15	AJ6	IO_L22P_T3_34	N18	VCCINT
P22	IO_L22N_T3_A16_15	AK6	IO_L22N_T3_34	P11	VCCINT
M24	IO_L23P_T3_FOE_B_15	AJ8	IO_L23P_T3_34	P17	VCCINT
M25	IO_L23N_T3_FWE_B_15	AK8	IO_L23N_T3_34	R10	VCCINT
M22	IO_L24P_T3_RS1_15	AK5	IO_L24P_T3_34	R12	VCCINT
M23	IO_L24N_T3_RS0_15	AK4	IO_L24N_T3_34	R18	VCCINT
P19	IO_25_15	AB7	IO_25_VRP_34	T11	VCCINT
F23	IO_0_16	T2	MGTXTXP3_115	T17	VCCINT
B23	IO_L1P_T0_16	V6	MGTXRXPP3_115	U10	VCCINT
A23	IO_L1N_T0_16	T1	MGTXTXN3_115	U12	VCCINT
E23	IO_L2P_T0_16	V5	MGTXRXN3_115	U18	VCCINT
D23	IO_L2N_T0_16	U4	MGTXTXP2_115	V17	VCCINT
F25	IO_L3P_T0_DQS_16	W4	MGTXRXPP2_115	W18	VCCINT
E25	IO_L3N_T0_DQS_16	U3	MGTXTXN2_115	P13	VCCAUX
E24	IO_L4P_T0_16	R8	MGTREFCLK0P_115	T13	VCCAUX
D24	IO_L4N_T0_16	W3	MGTXRXN2_115	V13	VCCAUX
F26	IO_L5P_T0_16	W7	MGTAVTTRCAL_115	V15	VCCAUX
E26	IO_L5N_T0_16	R7	MGTREFCLK0N_115	W14	VCCAUX
G23	IO_L6P_T0_16	W8	MGTTRREF_115	W12	VCCAUX_IO_G0
G24	IO_L6N_T0_VREF_16	U7	MGTREFCLK1N_115	V11	VCCAUX_IO_G0
B27	IO_L7P_T1_16	U8	MGTREFCLK1P_115	W10	VCCAUX_IO_G0
A27	IO_L7N_T1_16	V2	MGTXTXP1_115	AA19	VCCO_32
C24	IO_L8P_T1_16	Y6	MGTXRXPP1_115	AB16	VCCO_32
B24	IO_L8N_T1_16	V1	MGTXTXN1_115	AE17	VCCO_32
B28	IO_L9P_T1_DQS_16	Y5	MGTXRXN1_115	AF14	VCCO_32
A28	IO_L9N_T1_DQS_16	Y2	MGTXTXP0_115	AH18	VCCO_32
A25	IO_L10P_T1_16	AA4	MGTXRXPP0_115	AJ15	VCCO_32
A26	IO_L10N_T1_16	Y1	MGTXTXN0_115	AA9	VCCO_33
D26	IO_L11P_T1_SRCC_16	AA3	MGTXRXN0_115	AC13	VCCO_33
C26	IO_L11N_T1_SRCC_16	L4	MGTXTXP3_116	AD10	VCCO_33
C25	IO_L12P_T1_MRCC_16	M6	MGTXRXPP3_116	AG11	VCCO_33
B25	IO_L12N_T1_MRCC_16	L3	MGTXTXN3_116	AK12	VCCO_33
D27	IO_L13P_T2_MRCC_16	M5	MGTXRXN3_116	Y12	VCCO_33
C27	IO_L13N_T2_MRCC_16	M2	MGTXTXP2_116	AC3	VCCO_34
E28	IO_L14P_T2_SRCC_16	P6	MGTXRXPP2_116	AE7	VCCO_34
D28	IO_L14N_T2_SRCC_16	M1	MGTXTXN2_116	AF4	VCCO_34
C29	IO_L15P_T2_DQS_16	L8	MGTREFCLK0P_116	AG1	VCCO_34
B29	IO_L15N_T2_DQS_16	P5	MGTXRXN2_116	AH8	VCCO_34
D29	IO_L16P_T2_16	L7	MGTREFCLK0N_116	AJ5	VCCO_34
C30	IO_L16N_T2_16	N7	MGTREFCLK1N_116	AK2	VCCO_34
B30	IO_L17P_T2_16	N8	MGTREFCLK1P_116	AC23	VCCO_12
A30	IO_L17N_T2_16	N4	MGTXTXP1_116	AD20	VCCO_12
E29	IO_L18P_T2_16	R4	MGTXRXPP1_116	AF24	VCCO_12
E30	IO_L18N_T2_16	N3	MGTXTXN1_116	AG21	VCCO_12
H24	IO_L19P_T3_16	R3	MGTXRXN1_116	AK22	VCCO_12
H25	IO_L19N_T3_VREF_16	P2	MGTXTXP0_116	Y22	VCCO_12
G28	IO_L20P_T3_16	T6	MGTXRXPP0_116	AA29	VCCO_13
F28	IO_L20N_T3_16	P1	MGTXTXN0_116	AB26	VCCO_13
G27	IO_L21P_T3_DQS_16	T5	MGTXRXN0_116	AD30	VCCO_13
F27	IO_L21N_T3_DQS_16	F2	MGTXTXP3_117	AE27	VCCO_13
G29	IO_L22P_T3_16	F6	MGTXRXPP3_117	AH28	VCCO_13
F30	IO_L22N_T3_16	F1	MGTXTXN3_117	AJ25	VCCO_13
H26	IO_L23P_T3_16	F5	MGTXRXN3_117	P30	VCCO_14

管脚	管脚名	管脚	管脚名	管脚	管脚名
H27	IO_L23N_T3_16	H2	MGTXTXP2_117	R27	VCCO_14
H30	IO_L24P_T3_16	G4	MGTXRX2P_117	T24	VCCO_14
G30	IO_L24N_T3_16	H1	MGTXTXN2_117	U21	VCCO_14
G25	IO_25_16	G8	MGTREFCLK0P_117	V28	VCCO_14
G19	IO_0_17	G3	MGTXRXN2_117	W25	VCCO_14
K18	IO_L1P_T0_17	G7	MGTREFCLK0N_117	J25	VCCO_15
J18	IO_L1N_T0_17	J7	MGTREFCLK1N_117	K22	VCCO_15
H20	IO_L2P_T0_17	J8	MGTREFCLK1P_117	L29	VCCO_15
G20	IO_L2N_T0_17	J4	MGTXTXP1_117	M26	VCCO_15
J17	IO_L3P_T0_DQS_17	H6	MGTXRX2P_117	N23	VCCO_15
H17	IO_L3N_T0_DQS_17	J3	MGTXTXN1_117	P20	VCCO_15
J19	IO_L4P_T0_17	H5	MGTXRXN1_117	A29	VCCO_16
H19	IO_L4N_T0_17	K2	MGTXTXP0_117	B26	VCCO_16
L17	IO_L5P_T0_17	K6	MGTXRX2P_117	C23	VCCO_16
L18	IO_L5N_T0_17	K1	MGTXTXN0_117	D30	VCCO_16
K19	IO_L6P_T0_17	K5	MGTXRXN0_117	E27	VCCO_16
K20	IO_L6N_T0_VREF_17	A4	MGTXTXP3_118	F24	VCCO_16
H21	IO_L7P_T1_17	A8	MGTXRX2P_118	H28	VCCO_16
H22	IO_L7N_T1_17	A3	MGTXTXN3_118	A19	VCCO_17
D21	IO_L8P_T1_17	A7	MGTXRXN3_118	B16	VCCO_17
C21	IO_L8N_T1_17	B2	MGTXTXP2_118	D20	VCCO_17
G22	IO_L9P_T1_DQS_17	B6	MGTXRX2P_118	E17	VCCO_17
F22	IO_L9N_T1_DQS_17	B1	MGTXTXN2_118	G21	VCCO_17
D22	IO_L10P_T1_17	C8	MGTREFCLK0P_118	H18	VCCO_17
C22	IO_L10N_T1_17	B5	MGTXRXN2_118	L19	VCCO_17
F21	IO_L11P_T1_SRCC_17	C7	MGTREFCLK0N_118	C13	VCCO_18
E21	IO_L11N_T1_SRCC_17	E7	MGTREFCLK1N_118	D10	VCCO_18
F20	IO_L12P_T1_MRCC_17	E8	MGTREFCLK1P_118	F14	VCCO_18
E20	IO_L12N_T1_MRCC_17	C4	MGTXTXP1_118	G11	VCCO_18
D17	IO_L13P_T2_MRCC_17	D6	MGTXRX2P_118	J15	VCCO_18
D18	IO_L13N_T2_MRCC_17	C3	MGTXTXN1_118	K12	VCCO_18
E19	IO_L14P_T2_SRCC_17	D5	MGTXRXN1_118	AB6	VCCO_0
D19	IO_L14N_T2_SRCC_17	D2	MGTXTXP0_118	T9	VCCO_0

4.2 HWDSW300T 引出端功能定义

引出端接口信号功能说明如表 4 所示：

表 4 引出端功能说明

引脚名	类型	方向	描述
用户 IO			
IO_LXXY_# IO_XX_#	用户引脚	输入/输出	大多数用户 I/O 引脚都能用作差分信号，并配对。每个 BANK 顶部和底部的 I/O 一直是单端。用户 I/O 引脚被命名为“IO_LXXY_#”格式，其中： “IO”表示这是一个用户 IO 引脚； “LXXY”表示组（Bank）上唯一的编号为 XX 的差分对，“Y”取 P 或者 N，分别表示这对差分对的正负极； “#”表示引脚所在的组号；
配置引脚			
CCLK_0	专用引脚	输入/输出	配置时钟。主模式下为输出，从模式下为输入。

引脚名	类型	方向	描述
DONE_0	专用引脚	双向	DONE 信号指示配置的成功完成。（高有效）
INIT_B_0	专用引脚	双向 开漏输出	指示配置存储器的初始化。（低有效）
M0_0, M1_0, or M2_0	专用引脚	输入	配置模式选择。
PROGRAM_B_0	专用引脚	输入	异步复位配置逻辑。（低有效）
TCK_0	专用引脚	输入	JTAG 时钟
TDI_0	专用引脚	输入	JTAG 数据输入
TDO_0	专用引脚	输出	JTAG 数据输出
TMS_0	专用引脚	输入	JTAG 模式选择
CFGBVS_0	专用引脚	输入	该引脚为专用和复用配置 Bank0, 14, 15 选择预配置 I/O 标准类型。如果 Bank0, 14, 15 的 VCCO 是 2.5V 或者 3.3V, 那么该引脚必须连接到 VCCO_0。如果 Bank0, 14, 15 的 VCCO 小于或者等于 1.8V, 那么该引脚必须连接到地。 注意：为了避免设备损毁，该引脚必须正确连接。
D00 ~D31	复用引脚	双向	配置数据引脚
ADV_B	复用引脚	输出	BPI flash 地址有效输出（低有效）
A00 ~A28	复用引脚	输出	BPI 地址输出，地址 A00 ~A28
RS0 或 RS1	复用引脚	输出	RS0 和 RS1 修订选择输出
FCS_B	复用引脚	输出	BPI 和 SPI flash 的片选信号（低有效）
FOE_B	复用引脚	输出	BPI flash 输出使能（低有效）
MOSI	复用引脚	输出	SPI flash 命令输出。SPI 总线主模式输出，从模式输入信号。
FWE_B	复用引脚	输出	BPI flash 写使能（低有效）
DOUT	复用引脚	输出	串行菊花链的数据输出
CSO_B	复用引脚	输出	并行菊花链的片选输出（低有效）
CSI_B	复用引脚	输入	SelcetMAP 片选输入（低有效）
PUDC_B	复用引脚	输入	配置期间上拉 上电后和配置期间，PUDC_B 输入在用户 IO 引脚上使能内部上拉电阻。（低有效） - 当 PUDC_B 为低，在每一个用户 IO 引脚上使能内部上拉电阻。 - 当 PUDC_B 为高，每一个用户 IO 引脚上的内部上拉电阻被取消。 PUDC_B 必须连接到地或者直接连接到 VCCO_14（通过 1K Ω 或者更低的电阻）。
RDWR_B	复用引脚	输入	SelectMAP 数据总线方向控制信号，为高代表读配置数据，为低代表写配置数据。
EMCCLK	复用引脚	输入	外部主配置时钟。

引脚名	类型	方向	描述
电源/地引脚			
GND	专用引脚	N/A	地。
VCCAUX	专用引脚	N/A	辅助电路的 1.8V 电源支持引脚。
VCCAUX_IO_G#	专用引脚	N/A	辅助 I/O 的 1.8V/2.0V 电源支持引脚。
VCCINT	专用引脚	N/A	内部核逻辑的 0.9V/1.0V 电源支持引脚。
VCCO_#	专用引脚	N/A	输出驱动电源支持引脚（每个 Bank）
VCCBRAM	专用引脚	N/A	FPGA 逻辑块 RAM 的 1.0V 电源支持引脚。
VCCBATT_0	专用引脚	N/A	解密密钥存储器备份电源支持，当不使用时，该引脚应该接到合适的VCC或地。
VREF	复用引脚	N/A	电压输入门限引脚，当不需要外部电压门限时，这些引脚变为用户 I/O。（每个 Bank）
模数转换器引脚			
VCCADC_0	专用引脚	N/A	XADC模拟电源
GNDADC_0	专用引脚	N/A	XADC 模拟地
VP_0	专用引脚	输入	XADC 专用差分模拟输入（正极）
VN_0	专用引脚	输入	XADC 专用差分模拟输入（负极）
VREFP_0	专用引脚	N/A	1.25V 参考输入
VREFN_0	专用引脚	N/A	1.25V 参考地
AD0P ~ AD15P AD0N ~ AD15N	复用引脚	输入	XADC 差分辅助模拟输入 0-15
G bit（Multi-gigabit）串行收发器 pin（SERDES）			
MSERDES_RXP[0:3]	专用引脚	Input	SERDES Quad 的差分接收端口正极
MSERDES_RXN[0:3]	专用引脚	Input	SERDES Quad 的差分接收端口负极
MSERDES_TXP[0:3]	专用引脚	Output	SERDES Quad 的差分发送端口正极
MSERDES_TXN[0:3]	专用引脚	Output	SERDES Quad 的差分发送端口负极
MGTAVCC_G#	专用引脚	Input	发送、接收内部电路的 1.0V 模拟电源
MGTAVTT_G#	专用引脚	Input	发送驱动电路的 1.2V 模拟电源
MGTVCCAUX_G#	专用引脚	Input	发送端 1.8V 辅助模拟 Quad PLL (QPLL) 电源
MGTREFCLK0/1P	专用引脚	Input	发送端差分参考时钟正极
MGTREFCLK0/1N	专用引脚	Input	发送端差分参考时钟负极
MGTAVTTRCAL	专用引脚	N/A	为终端电阻校验电路提供偏置电流
MGTRREF	专用引脚	Input	为终端电阻调节电路提供的参考电阻
其它			
MRCC	复用引脚	Input	用于驱动 BUFRs、BUFIOs、BUFGs、MMCMs/PLLs 的时钟 I/O。此外还可以驱动 BUFMRs 提供多区域 BUFIO 和 BUFR 支持。当不需要作为时钟时为普通用户 I/O。

引脚名	类型	方向	描述
			当一个单端时钟连到差分 CC 对时必须接入差分对的 P 端。当用于单个时钟域时，MRCC 可以驱动单个 Bank 的 4 个 BUFIO 和 4 个 BUFR。
SRCC	复用引脚	Input	用于驱动 BUFRs、BUFIOs、BUFGs、MMCMs/PLLs 的时钟 I/O。当不需要作为时钟时为普通用户 I/O。当一个单端时钟连到差分 CC 对时必须接入差分对的 P 端。当用于单个时钟域时，SRCC 可以驱动单个 Bank 的 4 个 BUFIO 和 4 个 BUFR。
VRN	专用引脚	N/A	参考电阻的 N 端的 DCI 电压（每个 Bank，由参考电阻上拉）
VRP	专用引脚	N/A	参考电阻的 P 端的 DCI 电压（每个 Bank，由参考电阻下拉）
DXP_0, DXN_0	专用引脚	Input	温敏二极管管脚（正极 DXP，负极 DXN）。使用位于 Bank0 的 DXP、DXN 访问二极管。不使用时接 0。为使用此二极管，必须添加适当的外部热监测 IC 电路。推荐使用 XADC 内部的温度传感器来监测温度。
T0, T1, T2, T3	复用引脚	Input	属于存储字节组的 0~3。
T0_DQS, T1_DQS, T2_DQS, T3_DQS	复用引脚	Input	DDR DQS 选通管脚，属于存储字节组的 T0~T3。

4.3 HWDSW300T 焊盘推荐

HWDSW300T 的 RF676 封装和 RF900 封装的焊盘推荐如下图 5 所示，用户可根据焊接要求进行调整。




图 5 HWDSW300T 推荐焊盘图

4.4 HWDSW300T 焊接推荐

HWDSW300T 的 RF676 封装和 RF900 封装焊球材料均为 Sn96.5/Ag3.0/Cu0.5 无铅焊球，推荐回流焊曲线如下图 6 所示。

回流加热方式	热风对流，红外/热风对流
加热速度	最大 3°C/s
预热温度 150°C~200°C	60s~120s
熔点以上温度保持时间（回流时间）	60s~120s
低于峰值温度 5°C以内的保持时间	最大 30s
引脚或焊球峰值温度	最低 235°C，典型温度 245°C，不超过 260°C
降温速度	最大 6°C/s
室温到峰值温度时间	最小 3.5 分钟，典型值 5 分钟，不超过 8 分钟
建议焊膏	ALPHA OM338 SAC305
备注	请根据选用的焊膏特性作相应的调整




图 6 HWDSW300T 推荐焊接温度曲线

5 绝对最大额定值及推荐工作范围

5.1 绝对最大额定值

表 5 绝对最大额定值

序号	标志符号	特性描述	最小	最大	单位
FPGA 逻辑					
1	V_{CCINT}	内核电源	-0.5	1.1	V
2	V_{CCAUX}	辅助电源	-0.5	2.0	V
3	V_{BRAM}	内部块 RAM 电源	-0.5	1.1	V
4	V_{CCO}	宽范围用户 IO 电源	-0.5	3.6	V
		高性能用户 IO 电源	-0.5	2.0	V
5	V_{CCAUX_IO}	辅助用户 IO 电源, 当设置为 1.8V 时	-0.5	2.06	V
6	V_{REF}	输入参考电压	-0.5	2.0	V
7	$V_{IN}^{(2)}$	高性能用户 IO 输入电压	-0.55	$V_{CCO}+0.55$	V
		宽范围用户 IO 输入电压	-0.4	$V_{CCO}+0.55$	V
8	V_{CCBATT}	密钥存储备用电池电压	-0.5	2.0	V
SERDES 高速收发器					
9	$V_{MGTAVCC}$	高速收发器模拟电路电源	-0.5	1.1	V
10	$V_{MGTAVTT}$	高速收发器端接电路电源	-0.5	1.32	V
11	$V_{MGTVCCAUX}$	高速收发器 QPLL 辅助电源	-0.5	1.935	V
12	$V_{MGTREFCLK}$	高速收发器参考时钟绝对输入电压	-0.5	1.32	V
13	$V_{MGTAVTTRCAL}$	高速收发器电阻校准电路模拟电源	-0.5	1.32	V
14	V_{MGTIN}	高速收发器绝对输入电压	-0.5	1.26	V
15	$I_{DCIN-FLOAT}$	RX 端浮空时 RX 输入引脚直流耦合输入电流	--	14	mA
16	$I_{DCIN-MGTAVTT}$	RX 端为 $V_{MGTAVTT}$ 时 RX 输入引脚直流耦合输入电流	--	12	mA
17	$I_{DCIN-GND}$	RX 端为 GND 时 RX 输入引脚直流耦合输入电流	--	6.5	mA
18	$I_{DCOUT-FLOAT}$	RX 端浮空时 TX 输出引脚直流耦合输出电流	--	14	mA
19	$I_{DCOUT-MGTAVTT}$	RX 端为 $V_{MGTAVTT}$ 时 TX 输出引脚直流耦合输出电流	--	12	mA
片上 ADC 模块					
20	V_{CCADC}	ADC 相对 GNDADC 的电源电压	-0.5	2.0	V
21	V_{REFP}	相对 GNDADC 外部提供的参考电压	-0.5	2.0	V
温度范围					
22	T_{STG}	储存环境温度	-65	150	°C
23	T_{SOL}	封装引脚无铅焊球最大焊接温度	--	260	°C
24	T_J	器件最大结温 (军温级/N1 级)	-55	125	°C
25		器件最大结温 (工业 I 级)	-40	85	°C
27	θ_{JC}	热阻	--	0.10	°C/W

注 1: 超过绝对最大额定值的应力可能会对器件造成永久性的损坏。上表内容只是用于压力评级, 不包含器件在这些或任何超出上述条件下的功能操作。长时间暴露在绝对最大额定值条件下可能会影响器件可靠性。

注 2: 最大极限适用于输入直流信号。输入交流信号最大过冲和过冲规格见下表 6 和表 7。

表 6 用户 I/O 最大允许的交流过冲输入电压和下冲输入电压 (HPIO)

序号	交流过冲电压 (V)	% of UI	交流下冲电压 (V)	% of UI
1	$V_{CCO} + 0.55$	100	- 0.55	100
2	$V_{CCO} + 0.60$	50.0 ⁽³⁾	- 0.60	50.0 ⁽³⁾
3	$V_{CCO} + 0.65$	50.0 ⁽³⁾	- 0.65	50.0 ⁽³⁾
4	$V_{CCO} + 0.70$	47.0	- 0.70	50.0 ⁽³⁾
5	$V_{CCO} + 0.75$	21.2	- 0.75	50.0 ⁽³⁾
6	$V_{CCO} + 0.80$	9.71	- 0.80	50.0 ⁽³⁾
7	$V_{CCO} + 0.85$	4.51	- 0.85	28.4
8	$V_{CCO} + 0.90$	2.12	- 0.90	12.7
9	$V_{CCO} + 0.95$	1.01	- 0.95	5.79

注 1: 每个 IO Bank 合计不能超过 200 mA。

注 2: 过冲或下冲的峰值电压、在 $V_{CCO} + 0.20V$ 以上或 $GND - 0.20V$ 以下的持续时间不得超过上表中的值。

注 3: UI 持续时间小于 20 μ s。

表 7 用户 I/O 最大允许的交流过冲输入电压和下冲输入电压 (HRIO)

序号	交流过冲电压 (V)	% of UI	交流下冲电压 (V)	% of UI
1	$V_{CCO} + 0.55$	100	- 0.40	100
			- 0.45	61.7
			- 0.50	25.8
			- 0.55	11.0
2	$V_{CCO} + 0.60$	46.6	- 0.60	4.77
3	$V_{CCO} + 0.65$	21.2	- 0.65	2.10
4	$V_{CCO} + 0.70$	9.75	- 0.70	0.94
5	$V_{CCO} + 0.75$	4.55	- 0.75	0.43
6	$V_{CCO} + 0.80$	2.15	- 0.80	0.20
7	$V_{CCO} + 0.85$	1.02	- 0.85	0.09
8	$V_{CCO} + 0.90$	0.49	- 0.90	0.04
9	$V_{CCO} + 0.95$	0.24	- 0.95	0.02

注 1: 每个 IO Bank 合计不能超过 200 mA。

注 2: 过冲或下冲的峰值电压、在 $V_{CCO} + 0.20V$ 以上或 $GND - 0.20V$ 以下的持续时间不得超过上表中的值。

5.2 推荐工作范围

表 8 推荐工作条件

序号	标志符号	特性描述	最小	典型	最大	单位
FPGA 逻辑						
1	$V_{CCINT}^{(2)}$	内核电源	0.97	1.00	1.03	V
2	$V_{CCBRAM}^{(2)}$	内部块 RAM 电源	0.97	1.00	1.03	V
3	V_{CCAUX}	辅助电源	1.71	1.80	1.89	V
4	$V_{CCO}^{(3)}$	高性能用户 HPIO 电源	1.14	—	1.89	V
		宽范围用户 HRIO 电源	1.14	—	3.465	V
5	V_{CCAUX_IO}	IO 辅助电源, 当设置为 1.8V 时	1.71	1.80	1.89	V
		IO 辅助电源, 当设置为 2.0V 时	1.94	2.00	2.06	V
6	V_{IN}	IO 输入电压	-0.2	—	$V_{CCO}+0.2$	V
		当 V_{CCO} 为 3.3V 时, 对于 V_{REF} 和差分电平标准 (TMDS33 除外) 的 IO 输入电压	-0.2	—	2.625	V
7	$I_{IN}^{(4)}$	在通电或无电状态下, 当引脚的箝位二极管处于正向偏置时允许通过任何引脚的最大电流	—	—	10	mA
8	$V_{CCBATT}^{(5)}$	密钥存储备用电池电压	1.0	—	1.89	V
高速串行收发器						
10	$V_{MGTAVCC}^{(6)}$	高速收发器 QPLL 模拟电源电压 QPLL 频率范围 $\leq 10.3125\text{GHz}$	0.97	1.00	1.08	V
		高速收发器 QPLL 模拟电源电压 QPLL 频率范围 $> 10.3125\text{GHz}$	1.02	1.05	1.08	V
11	$V_{MGTAVTT}^{(6)(7)}$	高速收发器端接电路电源	1.17	1.20	1.23	V
12	$V_{MGTVCCAUX}^{(6)}$	高速收发器 QPLL 辅助电源	1.75	1.80	1.85	V
13	$V_{MGTAVTTRCAL}^{(6)(7)}$	高速收发器电阻校准电路模拟电源	1.17	1.20	1.23	V
片上 ADC 模块						
14	V_{CCADC}	ADC 相对 GNDADC 的电源电压	1.71	1.80	1.89	V
15	V_{REFP}	外部提供的参考电压	1.20	1.25	1.30	V
工作温度范围						
16	T_j	器件最大结温 (军温/N1 级)	-55	—	125	°C
		器件最大结温 (工业 I 级)	-40	—	85	°C

注 1: 所有的电压值都是相对于大地的。

注 2: VCCINT 和 VCCBRAM 应该连接到相同的供电电源。

注 3: 即使 VCCO 下降到 0V, 配置数据仍然会被保留。VCCO 包含 1.2V、1.35V、1.5V、1.8V、2.5V (仅 HRIO)、3.3V (仅 HRIO) 范围 $\pm 5\%$ 的。

注 4: 每个 IO Bank 总和不能超过 200 mA。

注 5: 只有在使用位流加密时才需要 VCCBATT; 如果没有使用电池, VCCBATT 连接到大地的 VCCAUX。

注 6: 列出的每个电压都需要采用本器件的产品应用手册中描述的滤波电路。

注 7: VMGTAVTT 与 VMGTAVTTRCAL 短接使用。

表 9 器件典型静态所需供电电流

序号	标志符号	特性描述	参考最大值	单位
1	I_{CCINTQ}	V_{CCINT} 静态供电电流	4000	mA
2	I_{CCAUXQ}	V_{CCAUX} 静态供电电流	250	mA
3	I_{CCOQ}	V_{CCO} 静态供电电流	5	mA
4	I_{CCAUX_IOQ}	V_{CCAUX_IO} 静态供电电流	5	mA
5	$I_{CCBRAMQ}$	V_{CCBRAM} 静态供电电流	250	mA
6	I_{CCADC}	ADC 模拟电源电流, 模拟电路处于通电状态	25	mA
7	I_{FS}	eFUSE 编程 V_{CCAUX} 供电电流	115	mA

注 1: 最大值是在标称的最大工作电压、在工作温度范围和 IO 资源选择为单端工作模式的条件下。

注 2: 器件为空白配置、没有输出电流负载、没有活跃输入上拉电阻、所有 I/O 引脚为三态和悬空条件下。

表 10 器件上电需求最小电流

器件	$I_{CCINTMIN}$	$I_{CCAUXMIN}$	I_{CCOMIN}	I_{CCAUX_IOMIN}	$I_{CCBRAMMIN}$	单位
HWDSW300T	$I_{CCINTQ} + 600$	$I_{CCAUXQ} + 80$	$I_{CCOQ} + 40 \text{ mA}$ /IO 岸组	$I_{CCOAX_IOQ} + 40 \text{ mA}$ /IO 岸组	$I_{CCBRAMQ} + 40$	mA

表 11 器件上电上升时间

序号	标志符号	特性描述	条件	极限值		单位
				最小	最大	
1	$t_{VCCINT}^{(1)}$	从 GND 到 90% V_{CCINT} 的爬升时间	--	0.2	50	ms
2	t_{VCCO}	从 GND 到 90% V_{CCO} 的爬升时间	--	0.2	50	ms
3	t_{VCCAUX}	从 GND 到 90% V_{CCAUX} 的爬升时间	--	0.2	50	ms
4	t_{VCCAUX_IO}	从 GND 到 90% V_{CCAUX_IO} 的爬升时间	--	0.2	50	ms
5	$t_{VCCBRAM}$	从 GND 到 90% V_{CCBRAM} 的爬升时间	--	0.2	50	ms
6	$t_{MGTAVCC}^{(2)}$	从 GND 到 90% $V_{MGTAVCC}$ 的爬升时间	--	0.2	50	ms
7	$t_{MGTAVTT}$	从 GND 到 90% $V_{MGTAVTT}$ 的爬升时间	--	0.2	50	ms
8	$t_{MGTVCCAUX}$	从 GND 到 90% $V_{MGTVCCAUX}$ 的爬升时间	--	0.2	50	ms

注 1: 推荐的上电电源顺序为 V_{CCINT} 、 V_{CCBRAM} 、 V_{CCAUX} 、 V_{CCAUX_IO} 和 V_{CCO} ，以实现最小的上电电流并确保 I/Os 在上电过程中状态为三态。推荐的掉电电源顺序与上电电源顺序相反。

注 2: 为实现高速收发器 SerDes 最小的上电电流，推荐的上电电源顺序为 V_{CCINT} 、 $V_{MGTAVCC}$ 、 $V_{MGTAVTT}$ 或 $V_{MGTAVCC}$ 、 V_{CCINT} 、 $V_{MGTAVTT}$ ；对于 $V_{MGTVCCAUX}$ 没有推荐的上电顺序。推荐的掉电电源顺序与上电电源顺序相反。

注 3: 如果 V_{CCINT} 和 V_{CCBRAM} 为相同的电压值它们可以被同一个电源驱动和同时上电；

注 4: 如果 V_{CCAUX} 、 V_{CCAUX_IO} 和 V_{CCO} 为相同的电压值它们可以被同一个电源驱动和同时上电。




图 7 推荐上电顺序

6 电特性参数

6.1 直流特性

表 12 直流电参数表

序号	特性	符号	条 件	极限值		单位
				最小值	最大值	
1	数据保持 V_{CCINT} 电压	V_{DRINT}	$V_{CCBRAM}=0.97V, V_{CCAUX}=1.71V,$ $V_{CCAUX_IO}=1.71V, V_{CCO}=1.71V$	0.75	—	V
2	数据保持 V_{CCAUX} 电压	V_{DRI}	$V_{CCINT}=0.97V, V_{CCBRAM}=0.97V,$ $V_{CCAUX_IO}=1.71V, V_{CCO}=1.71V$	1.5	—	V
3	V_{REF} 漏电流	I_{REF}	$V_{CCINT}=1.03V, V_{CCBRAM}=1.03V, V_{CCAUX}=1.89V,$ $V_{CCAUX_IO}=1.89V, V_{CCO}=1.89V, V_{REF}=0.9V$	—	15	μA
4	引脚输入或 输出漏电流	I_L	$V_{CCINT}=1.03V, V_{CCBRAM}=1.03V, V_{CCAUX}=1.89V,$ $V_{CCAUX_IO}=1.89V, V_{CCO}=1.89V$	—	15	μA
5	管脚上拉 电流	I_{RPU}	管脚上拉使能时, $V_{IN}=0V, V_{CCO}=3.3V,$ $V_{CCINT}=1.00V, V_{CCBRAM}=1.00V,$ $V_{CCAUX}=1.80V, V_{CCAUX_IO}=1.80V$	80	330	μA
			管脚上拉使能时, $V_{IN}=0V, V_{CCO}=2.5V,$ $V_{CCINT}=1.00V, V_{CCBRAM}=1.00V,$ $V_{CCAUX}=1.80V, V_{CCAUX_IO}=1.80V$	68	250	μA
			管脚上拉使能时, $V_{IN}=0V, V_{CCO}=1.8V,$ $V_{CCINT}=1.00V, V_{CCBRAM}=1.00V,$ $V_{CCAUX}=1.80V, V_{CCAUX_IO}=1.80V$	34	220	μA
			管脚上拉使能时, $V_{IN}=0V, V_{CCO}=1.5V,$ $V_{CCINT}=1.00V, V_{CCBRAM}=1.00V,$ $V_{CCAUX}=1.80V, V_{CCAUX_IO}=1.80V$	23	150	μA
			管脚上拉使能时, $V_{IN}=0V, V_{CCO}=1.2V,$ $V_{CCINT}=1.00V, V_{CCBRAM}=1.00V,$ $V_{CCAUX}=1.80V, V_{CCAUX_IO}=1.80V$	12	120	μA
6	管脚下拉 电流	I_{RPD}	管脚下拉使能时, $V_{IN}=3.3V, V_{CCO}=3.3V,$ $V_{CCINT}=1.00V, V_{CCBRAM}=1.00V,$ $V_{CCAUX}=1.80V, V_{CCAUX_IO}=1.80V$	68	330	μA
			管脚下拉使能时, $V_{IN}=1.8V, V_{CCO}=1.8V,$ $V_{CCINT}=1.00V, V_{CCBRAM}=1.00V,$ $V_{CCAUX}=1.80V, V_{CCAUX_IO}=1.80V$	45	180	μA
7	ADC 模拟电 源电流, 模拟 电路处于通 电状态	I_{CCADC}	$V_{CCINT}=1.00V, V_{CCBRAM}=1.00V, V_{CCAUX}=1.80V,$ $V_{CCAUX_IO}=1.80V, V_{CCO}=1.80V,$ $V_{CCADC}=1.89V, V_{REFP}=1.25V$	—	25	mA

表 13 单端输入低电平电压

特 性	符号	条 件		极限值		单位
				最小	最大	
输入低电平电压	V_{IL}	LVTTL, $V_{CCO}=3.3 \times (1 \pm 5\%) V$		-0.3	0.8	V
		PCI33_3, $V_{CCO}=3.3 \times (1 \pm 5\%) V$		-0.4	$30\%V_{CCO}$	V
		MOBILE_DDR, $V_{CCO}=1.8 \times (1 \pm 5\%) V$		-0.3	$20\%V_{CCO}$	V
		LVC MOS33, $V_{CCO}=3.3 \times (1 \pm 5\%) V$		-0.3	0.8	V
		LVC MOS25, $V_{CCO}=2.5 \times (1 \pm 5\%) V$		-0.3	0.7	V
		LVC MOS18, $V_{CCO}=1.8 \times (1 \pm 5\%) V$		-0.3	$35\%V_{CCO}$	V
		LVC MOS15, $V_{CCO}=1.5 \times (1 \pm 5\%) V$		-0.3	$35\%V_{CCO}$	V
		LVC MOS12, $V_{CCO}=1.2 \times (1 \pm 5\%) V$		-0.3	$35\%V_{CCO}$	V
		HSTL_I, $V_{CCO}=1.5 \times (1 \pm 5\%) V$	$V_{REF}=V_{CCO}/2$	-0.3	$V_{REF}-0.1$	V
		HSTL_II, $V_{CCO}=1.5 \times (1 \pm 5\%) V$		-0.3	$V_{REF}-0.1$	V
		SSTL15, $V_{CCO}=1.5 \times (1 \pm 5\%) V$		-0.3	$V_{REF}-0.1$	V
		HSTL_I_18, $V_{CCO}=1.8 \times (1 \pm 5\%) V$	$V_{REF}=V_{CCO}/2$	-0.3	$V_{REF}-0.1$	V
		HSTL_II_18, $V_{CCO}=1.8 \times (1 \pm 5\%) V$		-0.3	$V_{REF}-0.1$	V
		SSTL18_I, $V_{CCO}=1.8 \times (1 \pm 5\%) V$		-0.3	$V_{REF}-0.125$	V
		SSTL18_II, $V_{CCO}=1.8 \times (1 \pm 5\%) V$		-0.3	$V_{REF}-0.125$	V
		HSTL_I_12, $V_{CCO}=1.2 \times (1 \pm 5\%) V$	$V_{REF}=V_{CCO}/2$	-0.3	$V_{REF}-0.08$	V
		HSUL_12, $V_{CCO}=1.2 \times (1 \pm 5\%) V$		-0.3	$V_{REF}-0.13$	V
		SSTL12, $V_{CCO}=1.2 \times (1 \pm 5\%) V$		-0.3	$V_{REF}-0.1$	V
		SSTL135, $V_{CCO}=1.35 \times (1 \pm 5\%) V$	$V_{REF}=V_{CCO}/2$	-0.3	$V_{REF}-0.09$	V

表 14 单端输入高电平电压

特性	符号	条 件		极限值		单位
				最小值	最大值	
输入高电平电压	V_{IH}	LVC MOS18, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$		$65\% V_{CCO}$	$V_{CCO} + 0.3$	V
		LVC MOS25, $V_{CCO} = 2.5 \times (1 \pm 5\%) V$		1.7	$V_{CCO} + 0.3$	V
		LVC MOS33/LVTTL, $V_{CCO} = 3.3 \times (1 \pm 5\%) V$		2.0	3.450	V
		LVC MOS15, $V_{CCO} = 1.5 \times (1 \pm 5\%) V$		$65\% V_{CCO}$	$V_{CCO} + 0.3$	V
		LVC MOS12, $V_{CCO} = 1.2 \times (1 \pm 5\%) V$		$65\% V_{CCO}$	$V_{CCO} + 0.3$	V
		MOBILE_DDR, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$		$80\% V_{CCO}$	$V_{CCO} + 0.3$	V
		PCI33_3, $V_{CCO} = 3.3 \times (1 \pm 5\%) V$		$50\% V_{CCO}$	$V_{CCO} + 0.5$	V
		HSTL_I, $V_{CCO} = 1.5 \times (1 \pm 5\%) V$	$V_{REF}=V_{CCO}/2$	$V_{REF} + 0.1$	$V_{CCO} + 0.3$	V
		HSTL_II, $V_{CCO} = 1.5 \times (1 \pm 5\%) V$		$V_{REF} + 0.1$	$V_{CCO} + 0.3$	V

特性	符号	条 件	极限值		单位
			最小值	最大值	
		SSTL15, $V_{CCO} = 1.5 \times (1 \pm 5\%) V$	$V_{REF} + 0.1$	$V_{CCO} + 0.3$	V
		HSTL_I_18, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$	$V_{REF} + 0.1$	$V_{CCO} + 0.3$	V
		HSTL_II_18, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$	$V_{REF} + 0.1$	$V_{CCO} + 0.3$	V
		SSTL18_I, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$	$V_{REF} + 0.125$	$V_{CCO} + 0.3$	V
		SSTL18_II, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$	$V_{REF} + 0.125$	$V_{CCO} + 0.3$	V
		HSTL_I_12, $V_{CCO} = 1.2 \times (1 \pm 5\%) V$	$V_{REF} + 0.08$	$V_{CCO} + 0.3$	V
		HSUL_12, $V_{CCO} = 1.2 \times (1 \pm 5\%) V$	$V_{REF} + 0.13$	$V_{CCO} + 0.3$	V
		SSTL12, $V_{CCO} = 1.2 \times (1 \pm 5\%) V$	$V_{REF} + 0.1$	$V_{CCO} + 0.3$	V
		SSTL135, $V_{CCO} = 1.35 \times (1 \pm 5\%) V$	$V_{REF} + 0.09$	$V_{CCO} + 0.3$	V

表 15 单端输出低电平电压

特性	符号	条 件	极限值		单位
			最小值	最大值	
输出低电平电压	V_{OL}	LVC MOS18, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$, $I_{OL} = 16mA$	—	0.45	V
		LVC MOS25, $V_{CCO} = 2.5 \times (1 \pm 5\%) V$, $I_{OL} = 16mA$	—	0.4	V
		LVC MOS33, $V_{CCO} = 3.3 \times (1 \pm 5\%) V$, $I_{OL} = 16mA$	—	0.4	V
		LVTTL, $V_{CCO} = 3.3 \times (1 \pm 5\%) V$, $I_{OL} = 24mA$	—	0.4	V
		LVC MOS15, $V_{CCO} = 1.5 \times (1 \pm 5\%) V$, $I_{OL} = 16mA$	—	$25\% V_{CCO}$	V
		LVC MOS12, $V_{CCO} = 1.2 \times (1 \pm 5\%) V$, $I_{OL} = 8mA$	—	0.4	V
		MOBILE_DDR, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$, $I_{OL} = 0.1mA$	—	$10\% V_{CCO}$	V
		PCI33_3, $V_{CCO} = 3.3 \times (1 \pm 5\%) V$, $I_{OL} = 1.5mA$	—	$10\% V_{CCO}$	V
		HSTL_I, $V_{CCO} = 1.5 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OL} = 8mA$	—	0.4	V
		HSTL_II, $V_{CCO} = 1.5 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OL} = 16mA$	—	0.4	V
		SSTL15, $V_{CCO} = 1.5 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OL} = 13mA$	—	$V_{CCO}/2 - 0.175$	V
		HSTL_I_18, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OL} = 8mA$	—	0.4	V
		HSTL_II_18, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OL} = 16mA$	—	0.4	V
		SSTL18_I, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OL} = 8mA$	—	$V_{CCO}/2 - 0.47$	V
		SSTL18_II, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OL} = 13.4mA$	—	$V_{CCO}/2 - 0.6$	V

特性	符号	条 件	极限值		单位
			最小值	最大值	
		HSTL_I_12, $V_{CCO} = 1.2 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OL} = 6.3mA$	—	$25\% V_{CCO}$	V
		HSUL_12, $V_{CCO} = 1.2 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OL} = 0.1mA$	—	$20\% V_{CCO}$	V
		SSTL12, $V_{CCO} = 1.2 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OL} = 14.25mA$	—	$V_{CCO}/2 - 0.15$	V
		SSTL135, $V_{CCO} = 1.35 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OL} = 13mA$	—	$V_{CCO}/2 - 0.15$	V

表 16 单端输出高电平电压

特性	符号	条 件	极限值		单位
			最小值	最大值	
输出高电平电压	V_{OH}	LVC MOS18, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$, $I_{OH} = -16mA$	$V_{CCO} - 0.45$	—	V
		LVC MOS25, $V_{CCO} = 2.5 \times (1 \pm 5\%) V$, $I_{OH} = -16mA$	$V_{CCO} - 0.4$	—	V
		LVTTL, $V_{CCO} = 3.3 \times (1 \pm 5\%) V$, $I_{OH} = -24mA$	2.4	—	V
		LVC MOS33, $V_{CCO} = 3.3 \times (1 \pm 5\%) V$, $I_{OH} = -16mA$	$V_{CCO} - 0.4$	—	V
		LVC MOS15, $V_{CCO} = 1.5 \times (1 \pm 5\%) V$, $I_{OH} = -16mA$	$75\% V_{CCO}$	—	V
		LVC MOS12, $V_{CCO} = 1.2 \times (1 \pm 5\%) V$, $I_{OH} = -8mA$	$V_{CCO} - 0.4$	—	V
		MOBILE_DDR, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$, $I_{OH} = -0.1mA$	$90\% V_{CCO}$	—	V
		PCI33_3, $V_{CCO} = 3.3 \times (1 \pm 5\%) V$, $I_{OH} = -0.5mA$	$90\% V_{CCO}$	—	V
		HSTL_I, $V_{CCO} = 1.5 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OH} = -8mA$	$V_{CCO} - 0.4$	—	V
		HSTL_II, $V_{CCO} = 1.5 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OH} = -16mA$	$V_{CCO} - 0.4$	—	V
		SSTL15, $V_{CCO} = 1.5 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OH} = -13mA$	$V_{CCO}/2 + 0.175$	—	V
		HSTL_I_18, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OH} = -8mA$	$V_{CCO} - 0.4$	—	V
		HSTL_II_18, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OH} = -16mA$	$V_{CCO} - 0.4$	—	V
		SSTL18_I, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OH} = -8mA$	$V_{CCO}/2 + 0.47$	—	V
		SSTL18_II, $V_{CCO} = 1.8 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OH} = -13.4mA$	$V_{CCO}/2 + 0.6$	—	V
		HSTL_I_12, $V_{CCO} = 1.2 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OH} = -6.3mA$	$75\% V_{CCO}$	—	V
		HSUL_12, $V_{CCO} = 1.2 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO}/2$, $I_{OH} = -0.1mA$	$80\% V_{CCO}$	—	V

特性	符号	条 件	极限值		单位
			最小值	最大值	
		SSTL12, $V_{CCO} = 1.2 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO} / 2$, $I_{OH} = -14.25mA$	$V_{CCO}/2+0.15$	—	V
		SSTL135, $V_{CCO} = 1.35 \times (1 \pm 5\%) V$, $V_{REF} = V_{CCO} / 2$, $I_{OH} = -13mA$	$V_{CCO}/2+0.15$	—	V

表 17 IOB 差分接口标准输出性能指标 (LVDS)

特性	符号	条 件	极限值			单位
			最小值	典型值	最大值	
LVDS						
输出高电平电压	V _{OH}	RT=100Ω，跨接于 Q 和 QB 端口	—	—	1.675	V
输出低电平电压	V _{OL}	RT=100Ω，跨接于 Q 和 QB 端口	0.825	—	—	V
输出差模电压	V _{ODIFF}	RT=100Ω，跨接于 Q 和 QB 端口	247	350	600	mV
输出共模电压	V _{OCM}	RT=100Ω，跨接于 Q 和 QB 端口	1.000	1.250	1.425	V
输入差模电压	V _{IDIFF}	输入共模电压= 1.25V	100	350	600	mV
输入共模电压	V _{ICM}	输入差模电压= ±350 mV	0.300	1.200	1.425	V

表 18 IOB 差分接口标准输出性能指标 (LVDS_25)

特性	符号	条 件	极限值			单位
			最小值	典型值	最大值	
LVDS_25						
输出高电平电压	V _{OH}	RT=100Ω，跨接于 Q 和 QB 端口	—	—	1.675	V
输出低电平电压	V _{OL}	RT=100Ω，跨接于 Q 和 QB 端口	0.700	—	—	V
输出差模电压	V _{ODIFF}	RT=100Ω，跨接于 Q 和 QB 端口	247	350	600	mV
输出共模电压	V _{OCM}	RT=100Ω，跨接于 Q 和 QB 端口	1.000	1.250	1.425	V
输入差模电压	V _{IDIFF}	-	100	350	600	mV
输入共模电压	V _{ICM}	-	0.300	1.200	1.5	V

表 19 IOB 差分接口电平标准

序号	特性	符号	条 件	极限值			单位
				最小值	典型值	最大值	
DIFF_HSTL_I							
1	输出高电平电流	I_{OH}	$V_{CCO}=1.5V \pm 5\%$	-8.00	—	—	mA
2	输出低电平电流	I_{OL}		—	—	8.00	mA
3	输出高电平电压	V_{OH}		$V_{CCO}-0.400$	—	—	V
4	输出低电平电压	V_{OL}		—	—	0.400	V

序号	特性	符号	条 件	极限值			单位
				最小值	典型值	最大值	
5	输入差模电压	V_{ID}		0.100	—	—	V
6	输入共模电压	V_{ICM}		0.300	0.750	1.125	V
DIFF_HSTL_I_18							
7	输出高电平电流	I_{OH}	$V_{CCO}=1.8V \pm 5\%$	-8.00	—	—	mA
8	输出低电平电流	I_{OL}		—	—	8.00	mA
9	输出高电平电压	V_{OH}		$V_{CCO}-0.400$	—	—	V
10	输出低电平电压	V_{OL}		—	—	0.400	V
11	输入差模电压	V_{ID}		0.100	—	—	V
12	输入共模电压	V_{ICM}		0.300	0.900	1.425	V
DIFF_HSTL_II							
13	输出高电平电流	I_{OH}	$V_{CCO}=1.5V \pm 5\%$	-16.00	—	—	mA
14	输出低电平电流	I_{OL}		—	—	16.00	mA
15	输出高电平电压	V_{OH}		$V_{CCO}-0.400$	—	—	V
16	输出低电平电压	V_{OL}		—	—	0.400	V
17	输入差模电压	V_{ID}		0.100	—	—	V
18	输入共模电压	V_{ICM}		0.300	0.750	1.125	V
DIFF_HSTL_II_18							
19	输出高电平电流	I_{OH}	$V_{CCO}=1.8V \pm 5\%$	-16.00	—	—	mA
20	输出低电平电流	I_{OL}		—	—	16.00	mA
21	输出高电平电压	V_{OH}		$V_{CCO}-0.400$	—	—	V
22	输出低电平电压	V_{OL}		—	—	0.400	V
23	输入差模电压	V_{ID}		0.100	—	—	V
24	输入共模电压	V_{ICM}		0.300	0.900	1.425	V
DIFF_HSUL_12							
25	输出高电平电流	I_{OH}	$V_{CCO}=1.2V \pm 5\%$	-0.100	—	—	mA
26	输出低电平电流	I_{OL}		—	—	0.100	mA
27	输出高电平电压	V_{OH}		$80\% V_{CCO}$	—	—	V
28	输出低电平电压	V_{OL}		—	—	$20\% V_{CCO}$	V
29	输入差模电压	V_{ID}		0.100	—	—	V
30	输入共模电压	V_{ICM}		0.300	0.600	0.850	V
DIFF_MOBILE_DDR							
31	输出高电平电流	I_{OH}	$V_{CCO}=1.8V \pm 5\%$	-0.100	—	—	mA

序号	特性	符号	条 件	极限值			单位
				最小值	典型值	最大值	
32	输出低电平电流	I_{OL}		—	—	0.100	mA
33	输出高电平电压	V_{OH}		90% V_{CCO}	—	—	V
34	输出低电平电压	V_{OL}		—	—	10% V_{CCO}	V
35	输入差模电压	V_{ID}		0.100	—	—	V
36	输入共模电压	V_{ICM}		0.300	0.900	1.425	V
DIFF_SSTL12							
37	输出高电平电流	I_{OH}	$V_{CCO}=1.2V \pm 5\%$	-14.25	—	—	mA
38	输出低电平电流	I_{OL}		—	—	14.25	mA
39	输出高电平电压	V_{OH}		$V_{CCO} / 2 + 0.15$	—	—	V
40	输出低电平电压	V_{OL}		—	—	$V_{CCO}/2 - 0.15$	V
41	输入差模电压	V_{ID}		0.100	—	—	V
42	输入共模电压	V_{ICM}		0.300	0.600	0.850	V
DIFF_SSTL135							
43	输出高电平电流	I_{OH}	$V_{CCO}=1.35V \pm 5\%$	-13	—	—	mA
44	输出低电平电流	I_{OL}		—	—	13	mA
45	输出高电平电压	V_{OH}		$V_{CCO} / 2 + 0.15$	—	—	V
46	输出低电平电压	V_{OL}		—	—	$V_{CCO}/2 - 0.15$	V
47	输入差模电压	V_{ID}		0.100	—	—	V
48	输入共模电压	V_{ICM}		0.300	0.675	1.000	V
DIFF_SSTL135_R							
49	输出高电平电流	I_{OH}	$V_{CCO}=1.35V \pm 5\%$	-8.9	—	—	mA
50	输出低电平电流	I_{OL}		—	—	8.9	mA
51	输出高电平电压	V_{OH}		$V_{CCO} / 2 + 0.15$	—	—	V
52	输出低电平电压	V_{OL}		—	—	$V_{CCO}/2 - 0.15$	V
53	输入差模电压	V_{ID}		0.100	—	—	V
54	输入共模电压	V_{ICM}		0.300	0.675	1.000	V
DIFF_SSTL15							
55	输出高电平电流	I_{OH}	$V_{CCO}=1.5V \pm 5\%$	-13.0	—	—	mA
56	输出低电平电流	I_{OL}		—	—	13.0	mA
57	输出高电平电压	V_{OH}		$V_{CCO} / 2 + 0.175$	—	—	V
58	输出低电平电压	V_{OL}		—	—	$V_{CCO}/2 - 0.175$	V
59	输入差模电压	V_{ID}		0.100	—		V

序号	特性	符号	条 件	极限值			单位
				最小值	典型值	最大值	
60	输入共模电压	V_{ICM}		0.300	0.750	1.125	V
DIFF_SSTL15_R							
61	输出高电平电流	I_{OH}	$V_{CCO}=1.5V \pm 5\%$	-8.9	—	—	mA
62	输出低电平电流	I_{OL}		—	—	8.9	mA
63	输出高电平电压	V_{OH}		$V_{CCO}/2 + 0.175$	—	—	V
64	输出低电平电压	V_{OL}		—	—	$V_{CCO}/2 - 0.175$	V
65	输入差模电压	V_{ID}		0.100	—	—	V
66	输入共模电压	V_{ICM}		0.300	0.750	1.125	
DIFF_SSTL18_I							
67	输出高电平电流	I_{OH}	$V_{CCO}=1.8V \pm 5\%$	-8.00	—	—	mA
68	输出低电平电流	I_{OL}		—	—	8.00	mA
69	输出高电平电压	V_{OH}		$V_{CCO}/2 + 0.47$	—	—	V
70	输出低电平电压	V_{OL}		—	—	$V_{CCO}/2 - 0.47$	V
71	输入差模电压	V_{ID}		0.100	—	—	V
72	输入共模电压	V_{ICM}		0.300	0.900	1.425	V
DIFF_SSTL18_II							
73	输出高电平电流	I_{OH}	$V_{CCO}=1.8V \pm 5\%$	-13.4	—	—	mA
74	输出低电平电流	I_{OL}		—	—	13.4	mA
75	输出高电平电压	V_{OH}		$V_{CCO}/2 + 0.600$	—	—	V
76	输出低电平电压	V_{OL}		—	—	$V_{CCO}/2 - 0.600$	V
77	输入差模电压	V_{ID}		0.100	—	—	V
78	输入共模电压	V_{ICM}		0.300	0.900	1.425	V

6.2 交流开关特性

6.2.1 性能特征

表 20 网络应用接口性能

特性描述	标志符号	条 件	极限值	单位
SDR LVDS 发送端速率	$DR_{SDR_LVDS_TX}$	使用 OSERDES, 数据位宽 4 到 8	625	Mb/s
DDR LVDS 发送端速率	$DR_{DDR_LVDS_TX}$	使用 OSERDES, 数据位宽 4 到 14	1250 (HPIO)	Mb/s
			950 (HRIO)	
SDR LVDS 接收端速率	$DR_{SDR_LVDS_RX}$	SPI-4.1 ⁽¹⁾	625	Mb/s
DDR LVDS 接收端速率	$DR_{DDR_LVDS_RX}$	SPI-4.1 ⁽¹⁾	1250 (HPIO)	Mb/s
			950 (HRIO)	

注 1: LVDS 接收端所实现性能必须依靠于特定的动态相位对准 (DPA: dynamic phase-alignment) 算法

表 21 存储器接口生成器可用的存储器接口 IP 的最大物理接口 (PHY) 速率

特性	符号	条 件	极限值	单位
4:1 存储器控制				
DDR3	PHYR _{DDR3_4}	V _{CCAUX_IO} =2.0V	1600（HPIO）	Mb/s
		V _{CCAUX_IO} =1.8V	1066（HPIO）	Mb/s
		-	800（HRIO）	Mb/s
DDR3L	PHYR _{DDR3L_4}	V _{CCAUX_IO} =2.0V	1333（HPIO）	Mb/s
		V _{CCAUX_IO} =1.8V	800（HPIO）	Mb/s
		-	667（HRIO）	Mb/s
DDR2	PHYR _{DDR2_4}	V _{CCAUX_IO} =2.0V	800（HPIO）	Mb/s
		V _{CCAUX_IO} =1.8V	800（HPIO）	Mb/s
		-	800（HRIO）	Mb/s
RLDRAM III	PHYR _{RLDRAMIII_4}	V _{CCAUX_IO} =2.0V	667（HPIO）	Mb/s
		V _{CCAUX_IO} =1.8V	450（HPIO）	Mb/s
2:1 存储器控制				
DDR3	PHYR _{DDR3_2}	V _{CCAUX_IO} =2.0V	800（HPIO）	Mb/s
		V _{CCAUX_IO} =1.8V	800（HPIO）	Mb/s
		-	800（HRIO）	Mb/s
DDR3L	PHYR _{DDR3L_2}	V _{CCAUX_IO} =2.0V	800（HPIO）	Mb/s
		V _{CCAUX_IO} =1.8V	800（HPIO）	Mb/s

特性	符号	条 件	极限值	单位
		-	667 (HRIO)	Mb/s
DDR2	$PHYR_{DDR2_2}$	$V_{CCAUX_IO}=2.0V$	800 (HPIO)	Mb/s
		$V_{CCAUX_IO}=1.8V$	800 (HPIO)	Mb/s
		-	800 (HRIO)	Mb/s
QDR II+(2)	$PHYR_{QDRIIP_2}$	$V_{CCAUX_IO}=2.0V$	450 (HPIO)	Mb/s
		$V_{CCAUX_IO}=1.8V$	450 (HPIO)	Mb/s
		-	400 (HRIO)	Mb/s
RLDRAM II	$PHYR_{RLDRAMII_2}$	$V_{CCAUX_IO}=2.0V$	450 (HPIO)	Mb/s
		$V_{CCAUX_IO}=1.8V$	450 (HPIO)	Mb/s
		-	450 (HRIO)	Mb/s
LPDDR2	$PHYR_{LPDDR2_2}$	$V_{CCAUX_IO}=2.0V$	667 (HPIO)	Mb/s
		$V_{CCAUX_IO}=1.8V$	667 (HPIO)	Mb/s
		-	667 (HRIO)	Mb/s

注 1: 当使用内部 V_{REF} 时, 最大数据率为 800Mb/s (400MHz)

注 2: QDR II+最大性能规范适用于突发长度为 4 (BL=4) 的应用实现

6.2.2 Block RAM and FIFO 模块特性

表 22 Block RAM 和 FIFO 模块频率特性

特性描述	标志符号	极限值	单位
最大频率			
非 SDP RF 模式, 最大工作频率 (Write first 和 No change 模式)	$f_{MAX_BRAM_WF_NC}$	458.09	MHz
SDP RF 模式, 但端口 A 和端口 B 之间无地址重叠时, 最大工作频率	$f_{MAX_BRAM_RF_PERFORMAN_CE}$	458.09	MHz
当在 SDP RF 模式下且端口 A 和端口 B 之间有地址重叠可能的情况下, 最大工作频率	$f_{MAX_BRAM_RF_DELAYED_WRITE}$	400.80	MHz
级联但不在 RF 模式下, 级联的最大工作频率 (Write first, No change)	$f_{MAX_CAS_WF_NC}$	408.00	MHz
在级联、RF 模式且端口地址不可能重叠/一个端口不打开的情况下, BRAM 级联的最大工作频率 (Read first, 性能模式)	$f_{MAX_CAS_RF_PERFORMANC_E}$	408.00	MHz
在级联、RF 模式且端口 A 和端口 B 之间有地址重叠可能的情况下, BRAM 的最大工作频率	$f_{MAX_CAS_RF_DELAYED_WRITE}$	350.88	MHz
不使用 ECC 时, FIFO 的所有模式的最高工作频率	f_{MAX_FIFO}	458.09	MHz
使用 ECC 时, BRAM 和 FIFO 的最高工作频率	f_{MAX_ECC}	351.12	MHz

6.2.3 DSP48E1 模块特性

表 23 DSP48E1 模块频率特性

特性描述	标志符号	极限值	单位
所有寄存器都使用上	f_{MAX}	547.95	MHz
使用模型（pattern）检测	$f_{\text{MAX_PATDET}}$	463.61	MHz
不带 M 寄存器的 2 级流水线乘法器	$f_{\text{MAX_MULT_NOMREG}}$	303.77	MHz
不带 M 寄存器的 2 级流水线乘法器， 使用模型（pattern）检测	$f_{\text{MAX_MULT_NOMREG_PATDET}}$	276.01	MHz
不使用 AD 寄存器	$f_{\text{MAX_PREADD_MULT_NOADREG}}$	342.70	MHz
不使用 AD 寄存器，使用模型（pattern）检测	$f_{\text{MAX_PREADD_MULT_NOADREG_PATDET}}$	342.70	MHz
不使用流水线寄存器(M 寄存器，AD 寄存器)	$f_{\text{MAX_NOPIPELINEREG}}$	225.02	MHz
不使用流水线寄存器(M 寄存器，AD 寄存器)，使用 模型（pattern）检测	$f_{\text{MAX_NOPIPELINEREG_PATDET}}$	209.38	MHz

6.2.4 时钟缓冲器和网络特性

表 24 时钟缓冲器和网络频率特性

特性描述	标志符号	极限值	单位
全局时钟树最大频率	$f_{\text{MAX_BUFG}}$	625.00	MHz
I/O 时钟树最大频率	$f_{\text{MAX_BUFIO}}$	710.00	MHz
区域时钟树最大频率	$f_{\text{MAX_BUFR}}$	450.00	MHz
水平时钟缓冲器最大频率	$f_{\text{MAX_BUFH}}$	625.00	MHz

6.2.5 MMCM 模块特性

表 25 MMCM 模块特性

特性描述	标志符号	条 件	极限值	单位
最大时钟输入频率	$MMCM_f_{\text{INMAX}}$		800	MHz
最小时钟输入频率	$MMCM_f_{\text{INMIN}}$		10	MHz
允许的输入占空比	$MMCM_f_{\text{INDUTY}}$	输入频率 10—49 MHz	25	%
		输入频率 50—199 MHz	30	%
		输入频率 200—399 MHz	35	%
		输入频率 400—499 MHz	40	%

特性描述	标志符号	条 件	极限值	单位
		输入频率 ≥ 500 MHz	45	%
最大时钟输入抖动	$MMCM_f_{INJITTER}$		小于输入参考频率周期的 20%或者小于 1ns	
最小动态相移时钟频率	$MMCM_f_{MIN_PSCLK}$		0.01	MHz
最大动态相移时钟频率	$MMCM_f_{MAX_PSCLK}$		450	MHz
最小 MMCM VCO 频率	$MMCM_f_{VCOMIN}$		600	MHz
最大 MMCM VCO 频率	$MMCM_f_{VCOMAX}$		1200	MHz
最大输出频率	$MMCM_f_{OUTMAX}$		800	MHz
最小输出频率	$MMCM_f_{OUTMIN}$		4.69	MHz
最小复位脉冲宽度	$MMCM_RSt_{MINPULSE}$		5	ns
鉴相器的最大频率	$MMCM_f_{PFDMAX}$		450	MHz
鉴相器的最小频率	$MMCM_f_{PFDMIN}$		10	MHz

6.2.6 PLL 模块特性

表 26 PLL 模块特性

特性描述	标志符号	条 件	极限值	单位
最大时钟输入频率	PLL_f_{INMAX}		800	MHz
最小时钟输入频率	PLL_f_{INMIN}		19	MHz
允许的输入占空比	PLL_f_{INDUTY}	输入频率 10—49 MHz	25	%
		输入频率 50—199 MHz	30	%
		输入频率 200—399 MHz	35	%
		输入频率 400—499 MHz	40	%
		输入频率 ≥ 500 MHz	45	%
最大时钟输入抖动	$PLL_f_{INJITTER}$		小于输入参考频率周期的 20%或者小于 1ns	
最小 PLL VCO 频率	PLL_f_{VCOMIN}		800	MHz
最大 PLL VCO 频率	PLL_f_{VCOMAX}		1600	MHz
最大输出频率	PLL_f_{OUTMAX}		800	MHz
最小输出频率	PLL_f_{OUTMIN}		6.25	MHz
最小复位脉冲宽度	$PLL_RSt_{MINPULSE}$		5	ns
鉴相器的最大频率	PLL_f_{PFDMAX}		450	MHz
鉴相器的最小频率	PLL_f_{PFDMIN}		19	MHz

6.2.7 引脚到引脚（Pin-to-Pin）输入及输出参数

表 27 引脚到引脚（Pin-to-Pin）输入及输出参数

特性描述	标志符号	条 件	极限值	单位
引脚到引脚（Pin-to-Pin）输出参数				
时钟输入引脚到输出触发器输出引脚 （最靠近 BUFGs）的延迟	t_{ICKOF}	SSTL15, Fast Slew Rate, 不使用 MMCM 和 PLL	7.79	ns
时钟输入引脚到输出触发器输出引脚 （距离 BUFGs 最远）的延迟	$t_{ICKOFFAR}$	SSTL15, Fast Slew Rate, 不使用 MMCM 和 PLL	8.62	ns
时钟输入引脚到输出触发器输出引脚的延迟 （使用 MMCM）	$t_{ICKOFMMCMCC}$	SSTL15, Fast Slew Rate 使用 MMCM	1.30	ns
时钟输入引脚到输出触发器输出引脚的延迟 （使用 PLL）	$t_{ICKOFPLLCC}$	SSTL15, Fast Slew Rate 使用 PLL	1.19	ns
时钟输入引脚到输出触发器输出引脚的延迟 (使用 BUFIO) 在 HR I/O banks	$t_{ICKOFCS}$	SSTL15, Fast Slew Rate	6.82	ns
时钟输入引脚到输出触发器输出引脚的延迟(使用 BUFIO) 在 HP I/O banks			6.72	ns
引脚到引脚（Pin-to-Pin）输入参数				
输入引脚到时钟输入引脚的建立保持时间（无延迟、使用输入触发器或者锁存器，使用 MMCM）	$t_{PSMMCMCC}$ $/t_{PHMMCMCC}$	SSTL15, Fast Slew Rate, 使用 MMCM	3.14/ -0.16	ns
输入引脚到时钟输入引脚的建立保持时间（无延迟、使用输入触发器或者锁存器，使用 PLL）	$t_{PSPLLCC}$ $/t_{PHPLLCC}$	SSTL15, Fast Slew Rate 使用 PLL	3.54/ -0.27	ns
输入引脚到转作为时钟输入引脚的建立保持时间（使用 BUFIO）在 HR I/O banks	t_{PSCS}/t_{PHCS}	SSTL15, Fast Slew Rate	-0.36/ 1.70	ns
输入引脚到转作为时钟输入引脚的建立保持时间（使用 BUFIO）在 HP I/O banks			-0.34/ 1.73	ns
注 1：该参数表示器件 DDR 输入寄存器的总采样误差；使用 MMCM 来捕获 DDR 输入寄存器操作边沿；该测量中包括 MMCM 抖动、MMCM 相位偏移和 MMCM 相移分辨率；该测量中不包含封装和时钟偏斜。				
注 2：该参数表示器件 DDR 输入寄存器的总采样误差；使用 BUFIO 时钟网络和 IDELAY 来捕获 DDR 输入寄存器的操作边沿；该测量中不包含封装和时钟偏斜。				

6.3 集成 SerDes 模块参数特性

6.3.1 SerDes 收发器直流参数特性

表 28 SerDes 收发器直流参数特性

特性描述	标志符号	条 件	极限值			单位
			最小值	典型值	最大值	
差分峰到峰输入电压 ⁽¹⁾ (外部 AC 耦合)	DV_{PPIN}	>10.3125 Gb/s	150	-	1250	mV
		6.6 Gb/s to 10.3125 Gb/s	150	-	1250	mV
		≤ 6.6 Gb/s	150	-	2000	mV
单端输入电压 (相对大地)	V_{IN}	DC 耦合, $V_{MGTAVTT} = 1.2V$	-200	-	$V_{MGTAVTT}$	mV
共模输入电压	V_{CMIN}	DC 耦合, $V_{MGTAVTT} = 1.2V$	-	$\frac{2}{3}V_{MGTAVTT}$	-	mV
差分峰到峰输出电压	DV_{PPOUT}	发射端输出幅度设置为最大	1000	-	-	mV
共模输出电压: DC 耦合	$V_{CMOUTDC}$	基于计算公式	$V_{MGTAVTT} - DV_{PPOUT}/4$			mV
共模输出电压: AC 耦合	$V_{CMOUTAC}$	基于计算公式	$V_{MGTAVTT} - DV_{PPOUT}/2$			mV
差分输入电阻	R_{IN}	-	-	100	-	Ω
差分输出电阻	R_{OUT}	-	-	100	-	Ω
发射端输出对 (TXP 和 TXN) 差分对内延迟差	t_{OSKEW}	-	-	-	12	ps
注 1: 推荐外部 AC 耦合电容典型值为 100nF						

表 29 SerDes 收发器时钟输入直流参数特性

特性描述	标志符号	条 件	极限值			单位
			最小值	典型值	最大值	
差分峰到峰输入电压	V_{IDIFF}	DC 耦合, $V_{MGTAVTT} = 1.2V$	250	-	2000	mV
差分输入电阻	R_{IN}	DC 耦合, $V_{MGTAVTT} = 1.2V$	-	100	-	Ω
注 1: 推荐外部 AC 耦合电容典型值为 100nF						

6.3.2 SerDes 收发器开关特性

表 30 SerDes 收发器频率特性

特性描述	标志符号	条 件	极限值	单位
SerDes 收发器最大数据速率	f_{GTXMAX}		12.5	Gb/s
SerDes 收发器最小数据速率	f_{GTXMIN}		0.500	Gb/s
CPLL 线路速率范围	$f_{\text{GTXCRRANGE}}$	输出分频: 1	3.2~6.6	Gb/s
		输出分频: 2	1.6~3.3	Gb/s
		输出分频: 4	0.8~1.65	Gb/s
		输出分频: 8	0.5~0.825	Gb/s
QPLL 线路速率范围 1	$f_{\text{GTXQRANGE1}}$	输出分频: 1	5.93~8.0	Gb/s
		输出分频: 2	2.965~4.0	Gb/s
		输出分频: 4	1.4825~2.0	Gb/s
		输出分频: 8	0.74125~1.0	Gb/s
QPLL 线路速率范围 2	$f_{\text{GTXQRANGE2}}$	输出分频: 1	9.8~10.3125	Gb/s
		输出分频: 2	4.9~5.15625	Gb/s
		输出分频: 4	2.45~2.578125	Gb/s
		输出分频: 8	1.225~1.2890625	Gb/s
		输出分频: 16	0.6125~0.64453125	Gb/s
SerDes 收发器 CPLL 频率范围	$f_{\text{GCPLLRANGE}}$	-	1.6~3.3	GHz
SerDes 收发器 QPLL 频率范围 1	$f_{\text{GQPLLRANGE1}}$	-	5.93~8.0	GHz
SerDes 收发器 QPLL 频率范围 2	$f_{\text{GQPLLRANGE2}}$	-	9.8~10.3125	GHz
SerDes 收发器动态重配置端口频率特性				
SerDes DRPCLK 最大频率	$f_{\text{GTXDRPCLK}}$		175.01	MHz
注 1: 当线速率大于 10.3125Gb/s, V_{MGTAVCC} 的典型电压为 1.05V。				

表 31 SerDes 收发器参考时钟开关特性

特性描述	标志符号	条 件	极限值			单位
			最小值	典型值	最大值	
参考时钟频率范围	f_{GCLK}	—	60	—	670	MHz
参考时钟上升时间	f_{RCLK}	上升时间的 20% – 80%	—	200	—	ps
参考时钟下降时间	f_{FCLK}	下降时间的 80% – 20%	—	200	—	ps
参考时钟占空比	f_{DCREF}	仅适用于 SerDes 收发器 PLL	40	50	60	%

表 32 SerDes 收发器用户时钟频率特性

特性描述	标志符号	条 件		极限值	单位
		内部逻辑数据宽度	互联逻辑数据宽度		
TXOUTCLK 最大频率	f_{TXOUT}	—		412.500	MHz
RXOUTCLK 最大频率	f_{RXOUT}	—		412.500	MHz
TXUSRCLK 最大频率	f_{TXIN}	16-bit	16-bit 和 32-bit	412.500	MHz
		32-bit	32-bit	322.266	MHz
RXUSRCLK 最大频率	f_{RXIN}	16-bit	16-bit 和 32-bit	412.500	MHz
		32-bit	32-bit	322.266	MHz
TXUSRCLK2 最大频率	f_{TXIN2}	16-bit	16-bit	412.500	MHz
		16-bit 和 32-bit	32-bit	322.266	MHz
		32-bit	64-bit	161.133	MHz
RXUSRCLK2 最大频率	f_{RXIN2}	16-bit	16-bit	412.500	MHz
		16-bit 和 32-bit	32-bit	322.266	MHz
		32-bit	64-bit	161.133	MHz

表 33 SerDes 发射端的开关特性

特性描述	标志符号	条 件	极限值			单位
			最小值	典型值	最大值	
串行数据速率范围	f_{SerDesTX}	—	0.500	—	12.5	Gb/s
12.5Gb/s 总抖动	$tj_{12.5}$	11.3 Gb/s 使用 QPLL_FBDIV = 40, 20 位内部数据宽度, 误码率小 于 $1e^{-12}$	—	—	0.28	UI
12.5Gb/s 确定性抖动	$dj_{12.5}$		—	—	0.17	UI
11.18Gb/s 总抖动	$tj_{11.18}$	11.18 Gb/s	—	—	0.28	UI

特性描述	标志符号	条 件	极限值			单位
			最小值	典型值	最大值	
11.18 Gb/s 确定性抖动	$dj_{11.18}$	使用 QPLL_FBDIV = 40, 20 位内部数据宽度, 误码率小于 $1e^{-12}$	—	—	0.17	UI
10.3125Gb/s 总抖动	$tj_{10.3125}$	10.3125 Gb/s	—	—	0.28	UI
10.3125 Gb/s 确定性抖动	$dj_{10.3125}$	使用 QPLL_FBDIV = 40, 20 位内部数据宽度, 误码率小于 $1e^{-12}$	—	—	0.17	UI
9.953Gb/s 总抖动	$tj_{9.953}$	9.953Gb/s	—	—	0.28	UI
9.953Gb/s 确定性抖动	$dj_{9.953}$	使用 QPLL_FBDIV = 40, 20 位内部数据宽度, 误码率小于 $1e^{-12}$	—	—	0.17	UI
9.8Gb/s 总抖动	$tj_{9.8}$	9.8Gb/s	—	—	0.28	UI
9.8Gb/s 确定性抖动	$dj_{9.8}$	使用 QPLL_FBDIV = 40, 20 位内部数据宽度, 误码率小于 $1e^{-12}$	—	—	0.17	UI
8.0Gb/s 总抖动	$tj_{8.0}$	8.0 Gb/s	—	—	0.30	UI
8.0 Gb/s 确定性抖动	$dj_{8.0}$	使用 QPLL_FBDIV = 40, 20 位内部数据宽度, 误码率小于 $1e^{-12}$	—	—	0.15	UI
6.6Gb/s 总抖动, 使用 QPLL	$Tj_{6.6_QPLL}$	6.6 Gb/s	—	—	0.28	UI
6.6 Gb/s 确定性抖动, 使用 QPLL	$Dj_{6.6_QPLL}$	使用 CPLL_FBDIV = 40, 20 位内部数据宽度, 误码率小于 $1e^{-12}$	—	—	0.17	UI
6.6Gb/s 总抖动, 使用 CPLL	$tj_{6.6_CPLL}$	6.6 Gb/s	—	—	0.30	UI
6.6 Gb/s 确定性抖动, 使用 CPLL	$dj_{6.6_CPLL}$	使用 CPLL_FBDIV = 2, 20 位内部数据宽度, 误码率小于 $1e^{-12}$	—	—	0.15	UI
5Gb/s 总抖动	$tj_{5.0}$	5.0 Gb/s	—	—	0.30	UI
5 Gb/s 确定性抖动	$dj_{5.0}$	使用 CPLL_FBDIV = 2, 20 位内部数据宽度, 误码率小于 $1e^{-12}$	—	—	0.15	UI
4.25Gb/s 总抖动	$tj_{4.25}$	4.25 Gb/s	—	—	0.30	UI
4.25 Gb/s 确定性抖动	$dj_{4.25}$	使用 CPLL_FBDIV = 2, 20 位内部数据宽度, 误码率小于 $1e^{-12}$	—	—	0.15	UI
3.75Gb/s 总抖动	$tj_{3.75}$	3.75 Gb/s	—	—	0.30	UI
3.75 Gb/s 确定性抖动	$dj_{3.75}$	使用 CPLL_FBDIV = 2, 20 位内部数据宽度, 误码率小于 $1e^{-12}$	—	—	0.15	UI
TXOUT_DIV = 2, 3.2Gb/s 总抖动	$tj_{3.20}$	3.20 Gb/s	—	—	0.2	UI
TXOUT_DIV = 2 时, 3.2 Gb/s 确定性抖动	$dj_{3.20}$	使用 CPLL_FBDIV = 2, 20 位内部数据宽度, 误码率小于 $1e^{-12}$, CPLL 频率为 3.2 GHz、TXOUT_DIV = 2	—	—	0.1	UI
TXOUT_DIV = 1 时,	$tj_{3.20L}$	3.20 Gb/s	—	—	0.32	UI

特性描述	标志符号	条 件	极限值			单位
			最小值	典型值	最大值	
3.2Gb/s 总抖动		使用 CPLL_FBDIV = 2, 20 位内部数据宽度, 误码率小于 $1e^{-12}$, CPLL 频率为 1.6 GHz、TXOUT_DIV = 1				
TXOUT_DIV = 1 时, 3.2 Gb/s 确定性抖动	$dj_{3.20L}$		—	—	0.16	UI
2.5Gb/s 总抖动	$tj_{2.5}$	2.5 Gb/s 使用 CPLL_FBDIV = 2, 20 位内部数据宽度, 误码率小于 $1e^{-12}$, CPLL 频率为 2.5 GHz、TXOUT_DIV = 2	—	—	0.20	UI
2.5Gb/s 确定性抖动	$dj_{2.5}$		—	—	0.08	UI
1.25Gb/s 总抖动	$tj_{1.25}$	1.25 Gb/s 使用 CPLL_FBDIV = 2, 20 位内部数据宽度, 误码率小于 $1e^{-12}$, CPLL 频率为 2.5 GHz、TXOUT_DIV = 4	—	—	0.15	UI
1.25 Gb/s 确定性抖动	$dj_{1.25}$		—	—	0.06	UI
500 Mb/s 总抖动	tj_{500}	500 Mb/s 使用 CPLL_FBDIV = 2, 20 位内部数据宽度, 误码率小于 $1e^{-12}$	—	—	0.1	UI
500 Mb/s 确定性抖动	dj_{500}		—	—	0.03	UI

表 34 SerDes 接收端的开关特性

特性描述	标志符号	条 件	极限值			单位
			最小值	典型值	最大值	
串行数据速率范围	$f_{SerDesRX}$		0.500	—	f_{GTxMAX}	Gb/s
OOB 检测峰峰值阈值	RX_{OOBVDP}		60	—	150	mV
运行长度 (CID)	RX_{RL}		—	—	512	UI
接收器扩展频谱跟踪	RX_{SST}	RXOUT_DIV = 1, 2, and 4, 调制 33 kHz	-5000	—	0	ppm
数据/参考时钟 PPM 偏移公差	RX_{PPMTOL}	比特率 ≤ 6.6 Gb/s	-1250	—	1250	ppm
		6.6 Gb/s < 比特率 ≤ 8.0 Gb/s	-700	—	700	ppm
		比特率 > 8.0 Gb/s	-200	—	200	ppm
12.5 Gb/s 正弦抖动容限, 使用 QPLL	$jt_{sj12.5}$	12.5 Gb/s 正弦抖动 (注入的正弦抖动频率为 80mhz) (QPLL)	0.30	—	—	UI
11.18 Gb/s 正弦抖动容限, 使用 QPLL	$jt_{sj11.18}$	11.18 Gb/s 正弦抖动 (注入的正弦抖动频率为 80mhz) (QPLL)	0.30	—	—	UI
10.32 Gb/s 正弦抖动容	$jt_{sj10.32}$	10.32 Gb/s	0.30	—	—	UI

特性描述	标志符号	条 件	极限值			单位
			最小值	典型值	最大值	
限，使用 QPLL		正弦抖动（注入的正弦抖动频率为 80mhz）（QPLL）				
9.95 Gb/s 正弦抖动容限，使用 QPLL	<i>jt_sj9.95</i>	9.8 Gb/s 正弦抖动（注入的正弦抖动频率为 80mhz）（QPLL）	0.30	—	—	UI
8.0 Gb/s 正弦抖动容限，使用 QPLL	<i>jt_sj8.0</i>	8.0 Gb/s 正弦抖动（注入的正弦抖动频率为 80mhz）（QPLL）	0.44	—	—	UI
6.6 Gb/s 正弦抖动容限，使用 QPLL	<i>jt_sj6.6_QPLL</i>	6.6 Gb/s 正弦抖动（注入的正弦抖动频率为 80mhz）（CPLL）	0.48	—	—	UI
6.6 Gb/s 正弦抖动容限，使用 CPLL	<i>jt_sj6.6_CPLL</i>	6.6 Gb/s 正弦抖动（注入的正弦抖动频率为 80mhz）（CPLL）	0.44	—	—	UI
5.0 Gb/s 正弦抖动容限，使用 CPLL	<i>jt_sj5.0</i>	5.0 Gb/s 正弦抖动（注入的正弦抖动频率为 80mhz）（CPLL）	0.44	—	—	UI
4.25 Gb/s 正弦抖动容限，使用 CPLL	<i>jt_sj4.25</i>	4.25 Gb/s 正弦抖动（注入的正弦抖动频率为 80mhz）（CPLL）	0.44	—	—	UI
3.75 Gb/s 正弦抖动容限，使用 CPLL	<i>jt_sj3.75</i>	3.75 Gb/s 正弦抖动（注入的正弦抖动频率为 80mhz）（CPLL）	0.44	—	—	UI
使用 CPLL 、 RXOUT_DIV = 2.，正弦 抖动容限 3.2 Gb/s	<i>jt_sj3.2</i>	3.2 Gb/s 正弦抖动（注入的正弦抖动频率为 80mhz）、CPLL 频率为 3.2 GHz 且 RXOUT_DIV = 2	0.45	—	—	UI
使用 CPLL、 RXOUT_DIV = 2.，正弦 抖动容限 8.0 Gb/s	<i>jt_sj3.2L</i>	3.2 Gb/s 正弦抖动（注入的正弦抖动频率为 80mhz）、CPLL 频率为 1.6 GHz 且 RXOUT_DIV = 1	0.45	—	—	UI
使用 CPLL，正弦抖动容 限 2.5Gb/s	<i>jt_sj2.5</i>	2.5 Gb/s 正弦抖动（注入的正弦抖动频率为 80mhz）、CPLL 频率为 2.5 GHz 且 RXOUT_DIV = 2	0.5	—	—	UI
使用 CPLL，正弦抖动容 限 1.25Gb/s	<i>jt_sj1.25</i>	1.25 Gb/s 正弦抖动（注入的正弦抖动频率为 80mhz）、CPLL 频率为 2.5 GHz 且 RXOUT_DIV = 4	0.5	—	—	UI

特性描述	标志符号	条 件	极限值			单位
			最小值	典型值	最大值	
使用 CPLL, 正弦抖动容限 500Mb/s	jt_sj_{500}	500 Mb/s 正弦抖动 (注入的正弦抖动频率为 80mhz) (CPLL)	0.4	—	—	UI
带压力眼的总抖动 (在 LPM 或 DFE 模式下与 RX 合成抖动)	$jt_sjse_{3.2}$	3.2 Gb/s	0.70	—	—	UI
	$jt_sjse_{6.6}$	6.6 Gb/s	0.70	—	—	UI
带压力眼的正弦抖动 (在 LPM 或 DFE 模式下与 RX 合成抖动)	$jt_sjse_{3.2}$	3.2 Gb/s	0.1	—	—	UI
	$jt_sjse_{6.6}$	6.6 Gb/s	0.1	—	—	UI

6.4 集成 PCIE 模块开关特性

表 35 集成 PCIE 模块开关特性

特性描述	标志符号	条 件	极限值	单位
PIPE 时钟最大频率	$f_{PIPECLK}$		250.00	MHz
用户时钟最大频率	$f_{USERCLK}$		500.00	MHz
用户时钟 2 最大频率	$f_{USERCLK2}$		250.00	MHz
动态重配置端口 DRP 最大时钟频率	f_{DRPCLK}		250.00	MHz

6.5 集成 ADC 模块参数特性

表 36 集成 ADC 模块参数特性

特性描述	标志符号	条 件	极限值			单位
			最小值	典型值	最大值	
V _{CCADC} =1.8V ±5%，V _{REFP} = 1.25V，V _{REFN} = 0V，ADCCLK = 26 MHz，						
ADC 精度（自动校准功能启用）						
分辨率	RES		12	—	—	Bits
积分非线性	INL	线性增强模式开启	—	—	±3	LSBs
差分非线性	DNL	没有编码丢失，保证无变化	—	—	±1	LSBs
偏移误差	Err_offset	偏移校准开启	—	—	±6	LSBs
增益误差	Err_gain	增益校准开启	—	—	±0.5	%

特性描述	标志符号	条 件	极限值			单位
			最小值	典型值	最大值	
偏移匹配	Match_offset	偏移校准开启	—	—	4	LSBs
增益匹配	Match_gain	增益增校校准开启	—	—	0.3	%
采样速率	f_{sample}		—	—	1	MS/s
信噪比	SNR	$f_{\text{SAMPLE}} = 500\text{KS/s}$, $f_{\text{IN}} = 20\text{ kHz}$ 线性增强模式开启	60	—	—	dB
随机信号编码噪声	Noise_code	外部参考电压 1.25V	—	—	2	LSBs
		片上基准	—	3	—	LSBs
总谐波失真	THD	$f_{\text{SAMPLE}} = 500\text{KS/s}$, $f_{\text{IN}} = 20\text{ kHz}$ 线性增强模式开启	—	70	—	dB
扩展温度范围的 ADC 精度						
分辨率			10	—	—	Bits
积分非线性	INL	(分辨率 10 bits)线性增强模式开 启	—	—	±1	LSB
差分非线性	DNL	没有编码丢失，保证无变化， (分辨率 10 bits)	—	—	±1	
模拟输入						
ADC 输入范围	FS	单极性操作	0	—	1	V
		双极性操作	−0.5	—	+0.5	V
		单极性普通模式范围(FS 输入端)	0	—	+0.5	V
		双极性普通模式范围(FS 输入端)	+0.5	—	+0.6	V
最大的外部通道输入范围	FS_AUX	在这个范围内设置的相邻通道不应破坏相邻通道上的测量	−0.1	—	V _{CCADC}	V
辅助通道的全分辨率带宽	FRBW	—	250	—	—	kHz
片上传感器						
温度传感器误差	Err_temp	$T_{\text{J}} = -40\text{ }^{\circ}\text{C}$ to $100\text{ }^{\circ}\text{C}$	—	—	±4	℃
		$T_{\text{J}} = -55\text{ }^{\circ}\text{C}$ to $+125\text{ }^{\circ}\text{C}$	—	—	±6	℃
供电传感器误差	Err_supply	$V_{\text{CCAUX}} = 1.8\text{V} \pm 5\%$ $T_{\text{J}} = -40\text{ }^{\circ}\text{C}$ to $+100\text{ }^{\circ}\text{C}$	—	—	±1	%
		$V_{\text{CCAUX}} = 1.8\text{V} \pm 5\%$ $T_{\text{J}} = -55\text{ }^{\circ}\text{C}$ to $+125\text{ }^{\circ}\text{C}$	—	—	±2	%
转换速率						

特性描述	标志符号	条 件	极限值			单位
			最小值	典型值	最大值	
连续转换时间	t_{CONV}	ADCCLK 周期数	26	—	32	Cycles
事件转换时间	t_{CONV}	CLK 周期数	—	—	21	Cycles
动态重配置端口的时钟频率	f_{DCLK}	动态重配置端口 DRP 时钟频率	8	—	250	MHz
ADC 的时钟频率	f_{ADCCLK}	来自于 DCLK	1	—	26	MHz
DCLK 占空比	$f_{\text{DCDCLKXADC}}$		40	—	60	%
XADC 参考电压						
外部参考	V_{REFP}	外部输入参考电压	1.20	1.25	1.30	V
内部参考	$V_{\text{REFP_IN}}$	-	1.2375	1.25	1.2625	V

6.6 配置模块开关特性

表 37 配置模块开关特性

特性描述	标志符号	条件	极限值		单位
			最小值	最大值	
上电时间特性参数					
编程延迟	t_{PL}		—	5	ms
编程脉冲宽度	t_{PROGRAM}		250	—	ns
上电复位时间	t_{POR}	50ms 上电爬升时间	10	50	ms
		1ms 上电爬升时间	10	35	ms
CCLK 输出(主模式)					
主 CCLK 输出延迟	t_{ICKK}		150	—	ns
主 CCLK 时钟低电平占空比	t_{MCCKL}		40	60	%
主 CCLK 时钟高电平	t_{MCCKH}		40	60	%
主 CCLK 频率	f_{MCCK}		—	100	MHz
16 位加密情况下，主 CCLK 频率			—	50	MHz
配置刚开始主 CCLK 频率	$f_{\text{MCCK_START}}$		3（典型值）		MHz

特性描述	标志符号	条件	极限值		单位
			最小值	最大值	
主模式 CCLK 相对标称值得频率公差	$f_{MCCKTOL}$		—	±50	%
CCLK Input (从模式)					
从模式 CCLK 时钟最小低电平时间	t_{SCCKL}		2.5	—	ns
从模式 CCLK 时钟最小高电平时间	t_{SCCKH}		2.5	—	ns
从模式 CCLK 频率	f_{SCCK}		—	100	MHz
EMCCLK 输入(主模式)					
外部主模式 CCLK 最小低电平时间	t_{EMCCKL}		2.5	—	ns
外部主模式 CCLK 最小高电平时间	t_{EMCCKH}		2.5	—	ns
外部主模式 CCLK 频率	f_{EMCCK}		—	100	MHz
内部配置访问端					
内部配置访问端频率（ICAPE2）	f_{ICAPCK}		—	100	MHz
串行模式编程开关特性					
DIN 端建立/保持时间	t_{DCCK_SS}/t_{CCKD_SS}	采用从模式测试	4.0/0.0	—	ns
时钟到 DOUT 端输出的延迟	t_{CCO_SS}		—	8.0	ns
并行模式编程开关特性					
D[31:00]端建立/保持时间	t_{SMDCKK}/t_{SMCKKD}		4.0/0.0	—	ns
CSI_B 端建立/保持时间	$t_{SMCSCCKK}/t_{SMCKKCS}$		4.0/0.0	—	ns
RDWR_B 端时间保持/时间	$t_{SMWCCKK}/t_{SMCKKW}$		10.0/0.0	—	ns
时钟到 CSO_B 端输出延迟	$t_{SMCKKCSO}$	CSO_B 需要外接上拉 330 Ω 电阻	—	7.0	ns
时钟到 D[31:00]端回读延迟	t_{SMCO}		—	8.0	ns
回读最大频率	f_{RBCKK}		—	100	MHz
边界扫描端口时间参数特性					
TMS 和 TDI 端建立/保持时间	$t_{TAPTCKK}/t_{TCKTAP}$		3.0/2.0	—	ns

特性描述	标志符号	条件	极限值		单位
			最小值	最大值	
TCK 下降沿到 TDO 端输出延迟	t_{TCKTDO}		—	7.0	ns
TCK 最大频率	f_{TCK}		—	66	MHz
内部配置访问端口					
内部配置访问端口速率(ICAPE2)	f_{ICAPCK}		—	100	MHz
BPI Flash 主模式编程开关特性					
时钟到 A[28:00], RS[1:0], FCS_B, FOE_B, FWE_B, ADV_B 端输出延迟	t_{BPICCO}	仅在配置期间, 由 I/O 中弱上拉/下拉电阻所决定的最后时钟边沿	—	8.5	ns
D[15:00]端建立/保持时间	t_{BPIDCC}/t_{BPICCD}		4.0/0.0	—	ns
SPI Flash 主模式编程开关特性					
D[03:00]端建立/保持时间	t_{SPIDCC}/t_{SPICCD}		3.0/0.0	—	ns
时钟到 MOSI 端输出延迟	t_{SPICCM}		—	8.0	ns
时钟到 FCS_B 端输出延迟	$t_{SPICCFC}$		—	8.0	ns
STARTUPE2 端口					
USRCCLKO 输入到 CCLK 输出延迟	$t_{USRCCLKO}$		0.50	7.50	ns
CFGMCCLK 输出频率	$f_{CFGMCCLK}$		65 (典型值)		MHz
CFGMCCLK 输出频率公差	$f_{CFGMCCLKTOL}$		—	±50	%
器件 DNA 访问端口					
DNA 访问端口频率	f_{DNACK}		—	100	MHz

6.7 eFUSE 编程条件

表 38 eFUSE 编程特性

特性描述	标志符号	条 件	极限值		单位
			最小值	最大值	
编程温度范围	T_j		15	125	°C
V_{CCAUX} 编程电流	I_{FS}		—	115	mA
注 1: FPGA 器件在 eFUSE 编程过程中必须禁止配置。					

7 功能描述

7.1 概述

HWDSW300T 包含 2 列 IO（1 列 HPIO，1 列 HRIO），2 列 CMT，1 列 GTX，7 列 BRAM，6 列 DSP，77 列 CLB，1 列 GCK 以及 1 列配置列 VFRAME。HWDSW300T 的高度为 7 个时钟域高度（1 个时钟区域高度为 50 个 CLB 或 50 个 IOB），1 个时钟区域的宽度为横跨半个产品，所以 HWDSW300T 总共有 14 个时钟区域。最右侧为 HPIO 和 GTX 共同构成，最左侧为 HRIO。

7.2 器件工作原理

HWDSW300T 是 SRAM 型的 FPGA，器件在掉电后将会丢失配置，通常使用一个外部的如 Flash 的存储器件，从而在生产场合下防止电源掉电后丢失配置数据；也可以通过电缆进行编程而不需要外部存储器件。

配置或编程 HWDSW300T 主要有必不可少的三步。

第 1 步：设计输入

软件设计输入工具被用来建立一个 VHDL、Verilog、ABEL 或原理图（Schematic）形式的设计。

第 2 步：实现

软件实现工具被用来将设计网表适配到所需的 HWDSW300T 器件结构中去并生成一个配置用的比特流。

第 3 步：配置或输入

配置是用外部的数据源（如 FLASH）将配置数据下载到 FPGA 中的一个过程。

HWDSW300T 支持的配置模式包含：

- 主-串配置模式
- 从-串配置模式
- 主-选择映射（并行）配置模式（x8 和 x16）
- 从-选择映射（并行）配置模式（x8, x16 和 x32）
- JTAG/边界扫描配置模式
- SPI Flash 配置模式（x1, x2, x4）
- BPI Flash 配置模式（x8, x16）使用并联 NOR Flash

器件的配置流程如下：




图 8 HWDSW300T 的配置流程图

7.3 功能描述

7.3.1 高性能 IO 模块

高性能 IO 模块由 IO 输入输出模块(IOB)、IDELAYE、ODELAYE, 以及相对应的 ILOGICE/ISERDESE、OLOGICE/OSERDESE 组成, 其适用于高性能要求的 IO, 例如高速存储接口或者高达 1.8V 电压的片间连接。

表 39 高性能 IO Bank 支持的电平特性

序号	特性	高性能 IO Bank
1	3.3V IO	NA
2	2.5V IO	NA
3	1.8V IO	支持
4	1.5V IO	支持
5	1.35V IO	支持
6	1.2V IO	支持
7	LVDS 电平	支持
8	24mA LVCMOS18、LVTTL 输出	NA
9	V _{CCAUX_IO} 电源	支持
10	数字控制阻抗 (DCI) 及 DCI 级联	支持
11	内部 V _{REF}	支持
12	内部差分中端 (DIFF_TERM)	支持
13	IDELAY	支持
14	ODELAY	支持
15	IDELAYCTRL	支持
16	ISERDES	支持
17	OSERDES	支持
18	ZHOLD_DELAY	NA

表 40 高性能 IO 模块功能列表

序号	模块内部功能
1	三态
2	边沿触发式 D 触发器输入/输出功能
3	电平敏感型锁存器输入/输出功能
4	不同模式 IDDR 功能 (OPPOSITE_EDGE/SAME_EDGE/SAME_EDGE_PIPELINED)

序号	模块内部功能
5	不同模式的 ODDR 功能（SAME_EDGE，OPPOSITE_EDGE）
6	输入串并转换功能
7	输出并串转换功能
8	IDELAY/ODELAY 功能
9	IO_FIFO 功能（4x4,4x8/8x4，级联）

7.3.2 宽范围 IO 模块

HWDSW300T 的宽范围（HR）的 I/O 组（bank）的 IO 模块（tile）包含两个 IOB，两个 ILOGIC，两个 OLIGIC 和两个 IDELAY。HRIO 组支持更广泛的 I/O 标准，电压最高 3.3V。

表 41 宽范围 IO Bank 支持的电平特性

序号	特性	宽范围 IO Bank
1	3.3V I/O 标准	支持
2	2.5V I/O 标准	支持
3	1.8V I/O 标准	支持
4	1.5V I/O 标准	支持
5	1.35V I/O 标准	支持
6	1.2V I/O 标准	支持
7	LVDS 信号	支持
8	24mA LVCMOS18、LVTTL 输出	支持
9	VCCAUX_IO 电源	N/A
10	DCI 和 DCI 级联	N/A
11	内部 VREF	支持
12	内部差分终端（DIFF_TERM）	支持
13	IDELAY	支持
14	ODELAY	N/A
15	IDELAYCTRL	支持
16	ISERDES	支持
17	OSERDES	支持
18	ZHOLD_DELAY	支持

表 42 宽范围 IO 模块功能列表

序号	模块内部功能
1	三态
2	边沿触发式 D 触发器输入/输出功能
3	电平敏感型锁存器输入/输出功能
4	不同模式的 IDDR 功能(OPPOSITE_EDGE, SAME_EDGE, SAME_EDGE_PIPELINED)
5	不同模式的 ODDR 功能 (SAME_EDGE, OPPOSITE_EDGE)
6	输入串并转换功能
7	输出并串转换功能
8	IDELAY 功能
9	ZHOLD_DELAY 功能

7.3.3 CLB 模块

可编程逻辑单元（CLB）是实现用户自定义时序逻辑、组合逻辑功能的主要模块。可编程逻辑单元可以通过互联矩阵实现互联，也可以通过互联阵列和产品内其他资源连接。可编程逻辑单元的复杂度和数量是产品可编程能力的重要参数。

HWDSW300T 的 CLB 模块主要特征有：

- 真 6 输入查找表（LUT）
- 双 LUT5（5 输入 LUT）操作
- 分布式存储和移位寄存器逻辑
- 为算术功能提供专用的进位逻辑
- 宽多路复用器用于高效使用

每个 LUT 可以配置为 6 输入 1 输出的 LUT，或者 2 个 5 输入 2 个独立输出的 LUT，但使用共同的地址或者输入逻辑。每个 LUT 输出都可以选择寄存器输出。一个 Slice 单元中包含 4 个 6 输入 LUT 以及配套的 8 个触发器，复接器和算术进位逻辑。2 个 Slice 单元构成 1 个 CLB 模块。每个 Slice 单元的 4 个触发器（每个 LUT 一个触发器）可以配置为锁存器操作，同时剩下的 4 个触发器必须保持未使用。

HWDSW300T 大约 2/3 的 CLB 单元是 SLICEL 逻辑，剩余的是 SLICEM 逻辑，SLICEM 逻辑可以使用他们的 LUT 作为分布式 64bit RAM 或者 32bit 移位寄存器（SRL32）或者 2 个 SRL16。

表 43 CLB 模块主要功能列表

序号	模块内部功能
1	查找表功能：1 个 6 输入、2 个 5 输入
2	存储元件功能：边沿式 D 触发器、电平敏感型锁存器
3	分布式 RAM 功能（SLICEM）： RAM: 32x1S, 32x1D, 64x1Q, 64x3DSP, 256x1S;
4	ROM(SLICEM&SLICEL): 64x1、256x1
5	移位寄存器（SR）（SLICEM）: 32bit、Dual 16bit、128bit
6	多路选择器（MUX）: 16:1
7	进位链功能：10 输入、8 输出进位链功能

7.3.4 BRAM 模块

BRAM 模块即 Block RAM 模块，可以存储 36K bit 的数据，也可以分成两个独立的 18K bit 的存储模块。Block RAM 模块可以配置为多种模式的 RAM 和 FIFO。

HWDSW300T 的 Block RAM 模块的主要特征包括：

- 每个 BRAM 可以存储多达 36Kbit 的数据
- 每个 BRAM 支持两个独立的 18Kb 或者单个 36Kb
- 每个 36Kb BRAM 可以设置为简单双端口模式，BRAM 双倍数据位宽支持 72bit。18Kb BRAM 可以设置为简单双端口模式，BRAM 双倍数据位宽支持 36bit。简单双端口模式定义为有独立时钟的一个只读、一个只写端口。
- 简单双端口模式支持一端固定位宽，另一端可变位宽。
- 相邻 BRAM 可以合成 64K × 1 的存储器而不要额外的逻辑。
- 64bit 的 ECC 支持每个 36Kb BRAM 或者 36Kb FIFO，编码解码功能分开。ECC 模式支持误码注入。
- BRAM 输出的锁存器和寄存器模式，可以同步设置/复位到初始值。
- 可以将 BRAM 配置为同步 FIFO，消除不确定的标志位。
- FULL 标志位。
- 18, 36, 72bit 位宽 BRAM 端口可以按 byte 独立写。此功能常用于微处理器接口。
- 每个 BRAM 包含操作地址序列和控制电路以产生一个内置双时钟的 FIFO 存储器，BRAM 可以设置为 18 Kb 或 36 Kb FIFO。
- 所有输入通过端口时钟寄存，且有时钟建立时序指标。
- 所有输出有读功能或者边写边读功能，由写使能（WE）pin 决定。在时钟-输出间距后，输出可用。边读边写输出可选三种操作模式之一：WRITE_FIRST, READ_FIRST, 和 NO_CHANGE。
- 写操作要求一个时钟沿。
- 读操作要求一个时钟沿。

- 所有输出端口被锁存或者寄存操作。在被其他读写操作之前，输出端口状态不会改变。BRAM 默认是锁存模式。
- 输出数据深度可以通过内部流水线寄存器操作。强烈推荐使用寄存器模式，此时允许更高的时钟频率，同时也增加了一个延迟时钟周期。
- BRAM 的使用规则包括：
- 不能在 ECC 解码器使用时(EN_ECC_READ = TRUE)同步置位和复位（RSTRAM）端口。
- BRAM 同步输出寄存器(可选)在 DO_REG = 1 时,通过 RSTREG 设置或复位(SRVAL),当 RSTREG 优先级高于 REGCE 时决定 RSTREG_PRIORITY。在 DO_REG = 0 或者 1 时，同步输出锁存被 RSTRAM 设置或复位（SRVAL）。
- BRAM 地址或者写使能 pin 的建立时间不能违反。违反地址建立时间（即使写使能为 LOW 时）会导致 BRAM 数据内容丢失。
- 如果 RSTREG_PRIORITY 设置为 REGCE, BRAM 寄存器模式 RSTREG 要求 REGCE = 1 来复位输出 DO 寄存器值。BRAM 阵列数据输出锁存不能通过这种模式复位。BRAM 锁存模式 RSTRAM 要求 BRAM 使能 EN = 1 时，复位输出 DO 锁存值。
- 两种 BRAM 原语，RAMB36E1 和 RAMB18E1。RAM_MODE 属性定义了 BRAM 的模式，SDP 模式与真双端口（TDP）模式之一。
- 在使用特殊的 BRAM 原语时支持选择不同的读写端口宽度。检验位只用于 x9, x18, x36 端口宽度。检验位不能用于 x1, x2, x4 读宽度。如果读宽度为 x1, x2, x4，有效地写宽度为 x1, x2, x4, x8, x16, x32。同样的，写宽度为 x1, x2, x4，实际有效地读宽度为 x1, x2, x4, x8, x16, x32，即使通过原语属性分别设置为 1, 2, 4, 9, 18, 36。

表 44 BRAM 模块主要功能列表

序号	模块内部功能
1	不同模式的 BRAM 读写功能（WRITE_FIRST, READ_FIRST, NO_CHANGE）
2	不同宽度深度的 BRAM 读写功能（SDP, TDP）： 36Kbit RAM: 64Kx1, 32Kx1, 16Kx2, 8Kx4, 4Kx9, 2Kx18, 1Kx36, 512x72 18Kbit RAM: 16Kx1, 8Kx2, 4Kx4, 2Kx9, 1Kx18, 512x36
3	RAM 输出寄存器（RSTREG, DO_REG）
4	独立读写位宽功能
5	BRAM 级联功能
6	不同模式的 FIFO 功能及状态标志位测试（同步或者异步，standard 或 first-word fall-through, FWFT）
7	FIFO 输出寄存器测试
8	不同深度宽度的 FIFO 功能： 18Kb: 4K x 4, 2K x 9, 1K x 18, 512 x 36 36Kb: 8K x 4, 4K x 9, 2K x 18, 1K x 36, 512 x 72

序号	模块内部功能
9	FIFO36 级联和并联功能、BRAM 和 FIFO 的组合连接功能
10	不同模式的 64 bit ECC 功能（Standard, encode only, decode only）
11	RAM ECC, FIFO ECC 功能
12	ECC 输出寄存器功能

表 45 BRAM 应用场景

原语	设置读宽度	设置写宽度	有效读宽度	有效写宽度
RAMB18E1	1, 2, 4	9,18	与设置相同	8,16
RAMB18E1	9,18	1, 2, 4	8,16	与设置相同
RAMB18E1	1, 2, 4	1, 2, 4	与设置相同	与设置相同
RAMB18E1	9,18	9,18	与设置相同	与设置相同
RAMB36E1	1, 2, 4	9,18,36	与设置相同	8,16,32
RAMB36E1	9,18,36	1, 2, 4	8,16,32	与设置相同
RAMB36E1	1, 2, 4	1, 2, 4	与设置相同	与设置相同
RAMB36E1	9,18,36	9,18,36	与设置相同	与设置相同

7.3.5 DSP 模块

DSP 支持多种功能，包括乘法、乘累加（MACC）、乘加、三输入加法、桶形移位、宽总线选择、数值比较、按位逻辑运算、样本检测与宽计数功能。还支持多个 DSP 级联，构建更大的数学函数、DSP 滤波器和复杂的运算。

HWDSW300T 的 DSP 模块主要特性包括：

- 25×18 位宽二进制补码乘法器
- 48 位累加器
- 低功耗预加器
- 单指令多数据操作算数单元
- 任意功能逻辑单元
- 码型检测器
- 可选的流水线和专用总线级联

表 46 DSP 模块主要功能列表

序号	模块内部功能
1	25 位预加器（带或不带 D 触发器）
2	25 x 18 乘法器
3	A、B、C、D 数据端口
4	三输入加法器/减法器/48 位逻辑运算单元
5	PATTERN 检测器
6	流水线功能
7	DSP 级联功能

7.3.6 时钟布线资源

HWDSW300T 的时钟资源具有专门的全局时钟、区域 IO 和时钟资源。时钟管理单元（CMT）提供时钟频率合成、去偏斜和抖动过滤功能。在设计时钟功能时，不建议使用非时钟资源（如本地布线）。

- 全局时钟树允许同步逻辑的时钟跨越该模块。
- IO 和区域时钟树允许驱动多达 3 个邻近的垂直时钟区域。
- 每个 CMT 包含 1 个混合模式时钟管理器（MMCM）和 1 个锁相环（PLL），其位置紧靠 IO 模块列。对于时钟而言，FPGA 可以分成多个时钟域。
- HWDSW300T 有 14 个时钟区域。
- 时钟域包括所有的同步模块（如 CLB、IO、串行收发器、DSP、BRAM、CMT）在一个区域跨越 50 个 CLB 和 1 个 IO bank，在时钟域的中间是水平时钟通道（HROW）。
- 每个时钟域分为 HROW 的上 25 个 CLB、下 25 个 CLB，相对于 HROW 对称分布。

每个 IO Bank 都包含时钟功能输入引脚（CC），以将用户时钟引入 HWDSW300T 型 FPGA 时钟布线资源。结合专用时钟缓冲器，时钟功能输入引脚将用户时钟带到：

- 位于器件相同的上半部分/下半部分的全局时钟线
- 同一 IO Bank 和竖直相邻的 IO Bank 内的 IO 时钟线
- 同一时钟区域和竖直相邻时钟区域内的区域时钟线
- 同一时钟区域内，和有限制、竖直相邻时钟区域内的 CMTs

器件都具有 32 条全局时钟线，可以提供时钟和控制信号到整个器件中的所有时序资源。全局时钟缓冲器（BUFGCTRL，简称为 BUFG）驱动全局时钟线，并且必须是用于访问全局时钟线。每个时钟区域可以最多支持 12 个全局时钟线使用时钟区域中的 12 条水平时钟线。

全局时钟缓冲器：

- 可用作时钟使能电路来启用或禁用多个时钟时钟区域
- 可用作无干扰多路复用器：

- 在两个时钟源之间选择
- 与不使用的时钟源隔离
- 通常由 CMT 驱动：
 - 消除时钟分配延迟
 - 调整相对于另一个时钟的时钟延迟

在单个时钟区域内，水平时钟缓冲器（BUFH / BUFHCE）允许通过水平时钟行访问全局时钟线。它也可以用作时钟使能电路（BUFHCE）独立启用或禁用跨越单个时钟区域的时钟。每个时钟区域可以使用 12 个水平时钟线支持最多 12 个时钟。

在一个时钟区域内，HWDSW300T 有可以为所有时序资源提供时钟的区域和 IO 时钟树。每个器件还拥有多区域时钟缓冲器（BUFMR），允许区域时钟和 IO 时钟跨越三个竖直相邻的时钟区域。

- IO 时钟缓冲器（BUFIO）驱动 IO 时钟树，在同一 IO bank 内给所有 IO 资源序列提供时钟。
- 区域时钟缓冲器（BUFR）驱动区域时钟树，其能够驱动相同时钟域中的所有时钟节点，并且可以通过编程对输入时钟频率进行分频。
- 协调 IOB 中的可编程串行器/解串器（请参考 HWDSW300T 型 FPGA IO 资源用户指南），BUFIO 和 BUFR 时钟缓冲器允许源同步系统跨越时钟域而不使用额外的逻辑资源
- 相邻时钟区域和 IO Bank 的区域时钟树和 IO 时钟树可以通过使用多区域时钟缓冲器（BUFMR）被驱动，当使用有相关的 BUFR 或 BUFIO。
- 一个时钟区域最多支持四个独立的区域时钟，一个 IO Bank 中最多支持四个独立的 IO 时钟。
- 高性能时钟路径（HPC）将 CMT 的某些特定输出连接到 IO 上，其为低抖动、最小占空比扭曲的直连路径。

表 47 时钟布线主要资源列表

序号	模块内部
1	全局时钟缓冲器 BUFG
2	IO 时钟缓冲器 BUFIO
3	区域时钟缓冲器 BUFR
4	多区域时钟缓冲器 BUFMR
5	横向时钟缓冲器 BUFH

7.3.7 CMT 模块

时钟管理模块 (CMT) 提供非常灵活的高性能时钟控制。每个 CMT 包含一个复合模式时钟管理模块 MMCM 和一个锁相环 PLL。

该 MMCM 和 PLL 可用作各种频率的频率合成器和作为外部或内部时钟的抖动滤波器，以及去偏斜时钟。PLL 是 MMCM 功能的一个子集。HWDSW300T 型 FPGA 时钟输入连接允许多种资源为 MMCM 和 PLL

提供参考时钟。

HWDSW300T 型 FPGA MMCM 在任何方向上都具有无限精细的相移能力并用于动态相移模式。MMCM 也有一个微计数器存在于反馈路径或在一个输出路径中，实现频率合成的进一步粒度能力。

表 48 CMT 模块主要功能列表

序号	模块内部功能
1	MMCM 的小数分频（O 分频）功能
2	MMCM 分频级联（CLKOUT4 分频与 CLKOUT6 分频）
3	MMCM 参考时钟选择功能
4	CMT 内反馈
5	MMCM/PLL 动态重配置
6	MMCM 的动态相移功能
7	CMT 级联（MMCM 与 MMCM 级联、PLL 与 PLL 级联）
8	MMCM/PLL 频率综合功能（频点抽样）
9	MMCM 扩频时钟产生器（SSCG）

7.3.8 高速串行接口 SerDes 模块

每个高速串行接口 SerDes 模块含发送端和接收端，分为物理编码子层（PCS）和物理媒介接入子层（PMA）两部分，其中 PCS 主要实现对数据的编码、解码及各种协议控制等功能，PMA 主要实现数据的并串转换和串并转换。

表 49 SerDes 模块主要功能列表

分类	功能
PCS	2,4 字节内部数据通路，以支持不同的线速率要求
	8B/10B 编解码
	支持 64B/66B 和 64B/67B 编解码
	Comma 检测，字节和字对准
	PRBS 产生和检测
	TX 相位 FIFO
	RX 弹性 FIFO 用于时钟校准和通道绑定
	可编程逻辑接口
	支持 100Gb CAUI
	支持旁路 buffer 的本地多通道
	TX 相位内插结构支持 PPM Controller interface

分类	功能
PMA	每个 QUAD 共用 QPLL，提供优异的抖动性能
	每个通道配置一个 CPLL，提供便利的时钟方案
	低功耗模式（LPM）的高能效自适应线性均衡技术
	具有自适应调节的 7tap 判决反馈均衡器
	TX 预加重
	可调 TX 输出摆幅
	Beacon 信号用于 PCIE 应用
	OOB 信号用于支持 SATA 应用
	数据速率支持达到 12.5Gbps

高速串行收发器支持的应用模式主要有：

- PCI Express Gen1.1、2.1
- 10GBASE-R
- Interlaken
- 10 Gb XAUI, RxXUI, 100 Gb CAUI, 40 Gb XLAUI
- CPRI™/ OBSAI
- OC-48/192
- OTU-1, OTU-2, OTU-3, OTU-4
- SRIO
- SATA/ SAS
- SDI

表 50 SerDes 支持的主要协议，速率以及内部数据位宽（使用 CPLL）

协议	数据率(Gb/s)	数据位宽(16/20/32/40b)
XAUI	3.125	20b
	1.25	20b
Gigabit Ethernet	1.25	20b
RXAUI	6.25	20b
Aurora	6.25	20b
	5	20b
	3.125	20b
	2.5	20b
	1.25	20b

协议	数据率(Gb/s)	数据位宽(16/20/32/40b)
Serial RapidIO	3.125	20b
	2.5	20b
	1.25	20b
PCIe	5	20b
	2.5	20b
CPRI 1-10X	6.144	20b
	4.9152	20b
	3.072	20b
	2.4576	20b
	1.2288	20b
	0.6144	20b
OBSAI	6.144	20b
	3.072	20b
	1.536	20b
	0.768	20b
3G-SDI HD-SDI	2.97	20b
	1.485	20b
Interlaken	6.25	16b
	4.25	16b
	3.125	16b
SFI-5	3.125	16b
OC-48	2.48832	16b
OC-12	0.62208	16b
OTU-1	2.666057	16b
SATA/SAS	6	20b
	3	20b
	1.5	20b
CPRI 1-4X	2.4576	20b
	1.2288	20b
	0.6144	20b
Fibre Channel	4.25	20b
	2.125	20b
	1.0625	20b

表 51 SerDes 支持的主要协议，速率以及内部数据位宽（使用 QPLL）

协议	数据率(Gb/s)	数据位宽(16/20/32/40b)
PCIe Gen2	5	32b

- 数字算法实现自动校准终端 50 欧姆阻抗；
- 数字算法实现的 PLL 频率锁定检测功能；
- TX 支持去加重及输出差分电压幅度可配置；
- RX 支持连续时间的线性均衡器（CTLE）和判决反馈均衡（DFE）以及低功耗模式工作；
- 采用 2 阶的基于相位内插结构的数字时钟数据恢复（CDR）；
- 内建数字眼图扫描功能，包括横向和纵向扫描；
- 具有多个环回路径（PMA 和 PCS 端的远端和近端环回）、内建自测试模式（PRBS7、PRBS15、PRBS23 和 PRBS31）以及 PMA 内部信号测试。

7.3.9 PCIE 模块

HWDSW300T 型 FPGA 的 PCIE 模块支持 PCIe Gen2，x1、x2、x4 和 x8，该模块规定的每通道数据速率为 5.0Gbps。

表 52 PCIE2_0 模块主要功能列表

编号	模块内部功能		
1	用户接口	AXI4-Stream 接口 64bit, 128bit, 256bit	
2	链路宽度	X1, X2, X4, X8	
3	链路速度	2.5Gb/s, 5.0Gb/s	
4	DRP	可动态重配置	
5	功耗调节	电源管理	
6	传输方式	请求者、完成者双通道传输	
7	协议层	产生和处理事务层包	存储器类型包的读、写、完成（带数据，不带数据）
8			配置类型包的读、写、完成（带数据，不带数据）
9			消息类型包的读、写、完成（带数据，不带数据）
10		数据包传输	流控管理
11			中断最大 32 个 MSI 和 MSI-X 向
12			支持 INTx
13			最大传输负载 1024bytes
14			事务排序

编号	模块内部功能		
15			链路翻转
16		链路训练状态机	链路初始化
17			链路训练
18			链路维护
19			链路协商握手
20	配置管理	0/1 类型的配置头标区	
21		配置空间访问	
22		PCIE 扩展能力空间	
23		环回控制和状态	
24		错误报告和状态	
25		设备序列号扩展	
26		设备 ID 的捕获与存储	
27		用户自定义配置能力	

7.3.10 ADC 模块

HWDSW300T 型 FPGA 内部 ADC 模块，主要是由包含两个 12 位、可达 1MSPS 采样率的模数转换器（ADC）和相关的片上传感器组成。

表 53 ADC 模块主要功能列表

编号	模块内部功能	
	功能	模式
1	采样模式	初始模式
2		单次模式
3		连续模式
4		单通道模式
5		同步采样模式
6		独立 ADC 模式
7	校准功能	ADC 失调校准使能
8		ADC 失调和增益校准使能
9		电源电压传感器校准使能
10		电源电压失调和增益校准使能
11	告警功能	过温告警使能
12		温度告警使能

编号	模块内部功能	
	功能	模式
13		VCCINT 告警
14		VCCAUX 告警
15		VCCBRAM 告警
16		综合告警
17	上电/掉电功能	ADC 上电
18		无效选择
19		ADC 掉电
20	时钟分频功能	DCLK 分频
21	均值滤波器功能	均值滤波器使能(校准)
22		无均值
23		均值 16 次
24		均值 64 次
25		均值 256 次
26	ADC 通道	片上温度
27		电源 VCCINT
28		电源 VCCAUX
29		专用模拟输入
30		基准 VREFP
31		基准 VREFN
32		电源 VCCBRAM
33		无效通道
34		XADC 校准
35		辅助通道 0 至 15
36	模拟输入功能	单端输入模式
37		差分输入模式

7.3.11 配置模块

配置电路和 FPGA 产品的架构关系密切，架构直接决定了配置电路实现的系统组合。其基本功能就是对 SRAM 阵列写入不同的数据组合控制内部的逻辑电路来满足用户设计的功能，而 FPGA 能够“实现”何种功能是由其配置比特流文件（.bit 文件）来决定的。

表 54 HWDSW300T 支持的配置模式

配置模式	M[2:0]	总线位宽	CCLK 方向
主-串配置模式	000	x1	输出
主模式 SPI Flash 配置	001	x1、x2、x4	输出
主模式 BPI Flash 配置	010	x8、x16	输出
主-选择映射配置模式	100	x8、x16	输出
JTAG/边界扫描配置模式	101	x1	\
从-选择映射配置模式	110	x8、x16、x32	输入
从-串配置模式	111	x1	输入

表 55 配置模块主要功能列表

编号	模块内部功能
1	从串、从模式并口配置（x8，x16，x32）
2	JTAG/boundary-scan 配置
3	主模式 SPI flash 配置（Serial Peripheral Interface，SPI，串行外设接口）（x1，x2，x4）
4	主串，主模式并口配置（x8，x16）（2MHz – 60MHz）
5	使用并口 NOR flash 的主模式 BPI flash 配置（x8，x16） （Byte Peripheral Interface，BPI）
6	eFUSE（checkbit 测试数据编程与读取）

参考配置电路：




图9 从串配置参考电路




图 10 单个从设备选择映射配置参考电路




图 11 奇衍系列 FPGA SPI x1/x2 配置参考电路




图 12 奇衍系列 FPGA SPI x4 配置参考电路




图 13 奇衍系列 FPGA 主模式 BPI 配置异步读参考电路




图 14 奇衍系列 FPGA 主模式 BPI 配置同步读参考电路




图 15 单个器件 JTAG 编程连接




图 16 边界扫描多个器件菊花链连接

8 应用建议

8.1 软件开发工具

FPGA 配套开发工具建议使用版本为 Vivado 2018.3 及以上，建议选择 XC7K325T 的-2 速度等级（除 GTX 速率大于 10.3125Gb/s 时选择-3 速度等级外），支持所有 XILINX 官方 IP 核。

8.2 未使用的 HRIO BANK VCCO 电源建议

当 HRIO 整个 BANK 不使用时，该 BANK 的 VCCO 电源严禁直接接地，可以接 1.8V、2.5V、3.3V 或悬空处理，若接地建议串联 4K 以上的电阻到地。否则会导致 VCCAUX 静态电流增加。

当 HPIO 整个 BANK 不使用时，该 BANK 的 VCCO 电源可以接 1.8V、悬空或者直接接地。

8.3 SerDes（GTX）应用注意事项

HWDSW300T 产品采用正向对标设计路线，所以在 GTX 的应用上与 XILINX 存在差异，具体如下所述。

8.3.1 AVCC/AVTT 电源要求

SerDes 的 AVCC 需要单独供电，不建议与其它电源共用（尤其不能与 VCCINT 共用），避免其它电源的噪声影响 SerDes 的性能。AVCC 管脚处的电源纹波需小于 10mVpp，同时包括纹波在内的电压值严禁超过推荐工作条件。

SerDes 的 AVTT 需要单独供电，不建议与其它电源共用，避免其它电源的噪声影响 SerDes 的性能。AVTT 管脚处的电源纹波需小于 10mVpp，同时包括纹波在内的电压值严禁超过推荐工作条件。

8.3.2 参考时钟要求

1) 参考时钟在管脚处的差分峰峰电压输入需满足指标（350mV~2000mV）；参考时钟的随机抖动小于 1ps(rms)。

2) 参考时钟的 AC 耦合电容需在板卡设计中靠近 FPGA 器件端，如下图：




图 17 参考时钟的 AC 耦合电容位置

交流耦合主要作用：

- 隔断各器件之间的直流分量，降低功耗；
- 保持器件之间独立的共模电压；
- 交流耦合电容与器件终端形成高通滤波器，减小基准时钟漂移。

8.3.3 Lane 的耦合电容

Lane 的耦合电容在板卡的位置需根据具体协议进行相应设计，具体参考相应协议的用户指南。

8.3.4 PCB 高速信号走线规则

SerDes 参考时钟、发送端、接收端在 PCB 的走线与相邻走线的距离，需大于等于走线线宽的 3 倍，防止相邻信号的串扰。

8.3.5 端接校准电阻设计

端接校准电阻原理图设计如下：




图 18 SerDes 外部电源连接关系图

MGTAVTTRCAL 为端接电阻校准模块供电电源，MGTRREF 为端接电阻校准模块电阻输入。MGTAVTTRCAL 引脚应连接到 MGTAVTT 电源和 100Ω 精密外部电阻引脚上，电阻的另一个引脚连接到 MGTRREF 引脚。

其中 MGTAVTTRCAL 和 MGTRREF 管脚到 100Ω 电阻的两端需走线等长。




图 19 RCAL 电阻的 PCB 布线图

8.3.6 IBERT GTX IP 数字眼图兼容性

针对 GTX IBERT IP 数字眼图观测兼容性问题，需要更改 Vivado 软件底层 csv 文件，文件路径为：

XILINX\Vivado\2018.3\data\xicom\ibert_slave_k7gtx_channel.csv，如下图 20 所示：

此电脑 > 本地磁盘 (D:) > Xilinx > Vivado > 2018.3 > data > xicom			
名称	修改日期	类型	大小
hw_server_device_info_file.csv	2018/12/7 12:04	Microsoft Excel ...	2 KB
hw_serverpv.mf	2018/12/7 12:04	MF 文件	4 KB
ibert_slave_7sgth_channel.csv	2018/12/7 12:04	Microsoft Excel ...	53 KB
ibert_slave_7sgth_channel_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	11 KB
ibert_slave_7sgth_common.csv	2018/12/7 12:04	Microsoft Excel ...	7 KB
ibert_slave_7sgth_common_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	2 KB
ibert_slave_7sgtp_channel.csv	2018/12/7 12:04	Microsoft Excel ...	43 KB
ibert_slave_7sgtp_channel_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	9 KB
ibert_slave_7sgtp_common.csv	2018/12/7 12:04	Microsoft Excel ...	7 KB
ibert_slave_7sgtp_common_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	2 KB
ibert_slave_7sgtz.csv	2018/12/7 12:04	Microsoft Excel ...	335 KB
ibert_slave_7sgtz_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	58 KB
ibert_slave_k7gtx_channel.csv	2025/9/9 13:47	Microsoft Excel ...	26 KB
ibert_slave_k7gtx_channel_old.csv	2018/12/7 12:04	Microsoft Excel ...	26 KB
ibert_slave_k7gtx_channel_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	17 KB
ibert_slave_k7gtx_common.csv	2018/12/7 12:04	Microsoft Excel ...	3 KB
ibert_slave_k7gtx_common_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	2 KB
ibert_slave_ucgth_channel.csv	2018/12/7 12:04	Microsoft Excel ...	59 KB
ibert_slave_ucgth_channel_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	17 KB
ibert_slave_ucgth_channel_ver2.csv	2018/12/7 12:04	Microsoft Excel ...	64 KB
ibert_slave_ucgth_common.csv	2018/12/7 12:04	Microsoft Excel ...	13 KB
ibert_slave_ucgth_common_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	3 KB
ibert_slave_ucgty_channel.csv	2018/12/7 12:04	Microsoft Excel ...	56 KB
ibert_slave_ucgty_channel_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	18 KB
ibert_slave_ucgty_common.csv	2018/12/7 12:04	Microsoft Excel ...	11 KB
ibert_slave_ucgty_common_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	4 KB
ibert_slave_upgth_channel.csv	2018/12/7 12:04	Microsoft Excel ...	63 KB
ibert_slave_upgth_channel_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	28 KB
ibert_slave_upgth_common.csv	2018/12/7 12:04	Microsoft Excel ...	14 KB

图 20 IBERT 眼图修改文件路径

修改内容是将 csv 文件中 232-244 行的数字加 2（十六进制），修改前后如下图 21 所示。

修改前			修改后		
232	DRP_ES_ERROR_COUNT	14F	232	DRP_ES_ERROR_COUNT	151
233	DRP_ES_SAMPLE_COUNT	150	233	DRP_ES_SAMPLE_COUNT	152
234	DRP_ES_CONTROL_STATUS	151	234	DRP_ES_CONTROL_STATUS	153
235	DRP_ES_RDATA	156	235	DRP_ES_RDATA	158
236	DRP_ES_RDATA	155	236	DRP_ES_RDATA	157
237	DRP_ES_RDATA	154	237	DRP_ES_RDATA	156
238	DRP_ES_RDATA	153	238	DRP_ES_RDATA	155
239	DRP_ES_RDATA	152	239	DRP_ES_RDATA	154
240	DRP_ES_SDATA	15B	240	DRP_ES_SDATA	15D
241	DRP_ES_SDATA	15A	241	DRP_ES_SDATA	15C
242	DRP_ES_SDATA	159	242	DRP_ES_SDATA	15B
243	DRP_ES_SDATA	158	243	DRP_ES_SDATA	15A
244	DRP_ES_SDATA	157	244	DRP_ES_SDATA	159

图 21 csv 文件修改内容

修改之后启动 Vivdao，下载 ibert demo 工程的 bit 文件，数字眼图功能就可以正常使用。

注意：通过本方法修改后，XILINX 产品的数字眼图功能将会异常，建议用户将源文件进行备份保留。

8.3.7 QPLL VCO 带宽兼容性

XILINX GTX 的 QPLL VCO 范围是分段的，分别为 5.93GHz~8.0 GHz 和 9.8GHz~12.5GHz，HWDSW300T 产品的 QPLL VCO 范围是连续的，为 6.8GHz~12.5GHz。所以当用户在 5.93 GHz~6.8GHz 区间(包括分频区间如 2 分频、4 分频等)使用 QPLL 模式时，HWDSW300T 产品不支持 XILINX 的默认配置。

综上，建议用户在 6.8GHz 频点以下时，使用 CPLL 模式。

下文将介绍 QPLL 模式下，如何通过修改实现兼容性。

QPLL 模式下 PLL 输出频率计算方式如下：

$$F_{PLLCLKout} = F_{PLLCLKin} * N / (M * 2) \quad \dots\dots \text{公式 1}$$

QPLL 模式下 PLL 输出频率计算方式如下：

$$F_{LineRate} = F_{PLLCLKout} * 2 / D \quad \dots\dots \text{公式 2}$$

QPLL 分频系数设置如下表 56 所示。

表 56 QPLL 分频设置

系数	属性	有效值
M	QPLL_REFCLK_DIV	1, 2, 3, 4
N	QPLL_FBDIV QPLL_FBDIV_RATIO	16, 20, 32, 40, 64, 66, 80, 100
D	RXOUT_DIV、TXOUT_DIV	1, 2, 4, 8, 16

表 57 系数 N 设置

N	QPLL_FBDIV_RATIO	QPLL_FBDIV
16	1	0000100000
20	1	0000110000
32	1	0001100000
40	1	0010000000
64	1	0011100000
66	0	0101000000
80	1	0100100000
100	1	0101110000

根据上表所示，针对 QPLL 不兼容区间，可通过将 PLL 输出频率扩大一倍（N 乘以 2），再将 TX/RX 的分频系数扩大一倍（D 乘以 2）。即可解决 QPLL 兼容性问题。

注意：（1）上述更改方式仅限某个频点下的典型时钟。

（2）理论上用户可以根据上文所述公式 1 和公式 2，任意配置 QPLL 系数，但不建议用户将 M 值设置为 1 之外的值。

下表 58 为 GTX 支持协议 PLL 推荐使用情况，其中不兼容的协议及频点已斜体标粗。

表 58 HWDSW300T 使用 GTX 相关协议 PLL 推荐表

协议	线速率 Gb/s	PLL 输出 频率 GHz	参考时 钟频率 典型值 MHz	使用 PLL 模式	是否 兼容 XILINX	TX/RX 分频系数	CPLL 系数			QPLL 系数	
						D	M	N2	N1	M	N
Fibre Channel (Single Rate)	4.25	2.125	212.5	CPLL	兼容	1	1	2	5	-	-
	2.125	2.125	106.25	CPLL	兼容	2	1	4	5	-	-
	1.0625	2.125	106.25	CPLL	兼容	4	1	4	5	-	-
Fibre Channel (Multi-Rate)	4.25	2.125	212.5	CPLL	兼容	1	1	2	5	-	-
	2.125	2.125	212.5	CPLL	兼容	2	1	2	5	-	-
	1.0625	2.125	212.5	CPLL	兼容	4	1	2	5	-	-
XAUI	3.125	3.125	156.25	CPLL	兼容	2	1	4	5	-	-
	3.125	12	156.25	QPLL	不兼容	4	-	-	-	1	80
	6.25	3.125	156.25	CPLL	兼容	1	1	4	5	-	-
	6.25	12	156.25	QPLL	不兼容	2	-	-	-	1	80
RXAUI	6.25	3.125	156.25	CPLL	兼容	1	1	4	5	-	-
	6.25	12	156.25	QPLL	不兼容	2	-	-	-	1	80
GigE	1.25	2.5	125	CPLL	兼容	1	1	4	5	-	-
Aurora	6.25	3.125	312.5	CPLL	兼容	1	1	2	5	-	-

协议	线速率 Gb/s	PLL 输出 频率 GHz	参考时 钟频率 典型值 MHz	使用 PLL 模式	是否 兼容 XILINX	TX/RX 分频系数	CPLL 系数			QPLL 系数	
						D	M	N2	N1	M	N
(Single Rate)	5	2.5	250	CPLL	兼容	1	1	2	5	-	-
	3.125	3.125	156.25	CPLL	兼容	2	1	4	5	-	-
	2.5	2.5	125	CPLL	兼容	2	1	4	5	-	-
	1.25	2.5	125	CPLL	兼容	4	1	4	5	-	-
Aurora (Multi-Rate)	6.25	3.125	312.5	CPLL	兼容	1	1	2	5	-	-
	5	2.5	312.5	CPLL	兼容	1	1	2	4	-	-
	3.125	3.125	312.5	CPLL	兼容	2	1	2	5	-	-
	2.5	2.5	312.5	CPLL	兼容	2	1	2	4	-	-
	1.25	2.5	312.5	CPLL	兼容	4	1	2	4	-	-
Aurora 64B/66B	3.125	3.125	156.25	CPLL	兼容	2	1	4	5	-	-
Serial RapidIO (Single Rate)	3.125	3.125	156.25	CPLL	兼容	2	1	4	5	-	-
	2.5	2.5	125	CPLL	兼容	2	1	4	5	-	-
	1.25	2.5	125	CPLL	兼容	4	1	4	5	-	-
Serial RapidIO (Multi-Rate)	3.125	3.125	156.25	CPLL	兼容	2	1	4	5	-	-
	2.5	2.5	156.25	CPLL	兼容	2	1	4	4	-	-
	1.25	2.5	156.25	CPLL	兼容	4	1	4	4	-	-
SATA	6	3	150	CPLL	兼容	1	1	4	5	-	-
	3	3	150	CPLL	兼容	2	1	4	5	-	-
	1.5	3	150	CPLL	兼容	4	1	4	5	-	-
	6	6	150	QPLL	不兼容	2	-	-	-	1	80
	3	6	150	QPLL	不兼容	4	-	-	-	1	80
	1.5	6	150	QPLL	不兼容	8	1	-	-	1	80
PCIE	2.5	2.5	100	CPLL	兼容	2	1	5	5	1	80
	5	2.5	100	CPLL	兼容	1	1	5	5	1	80
	8	8	100	QPLL	兼容	1	-	-	-	1	80
CPRI (Multi-Rate)	3.072	3.072	122.88	CPLL	兼容	2	1	5	5	-	-
	2.4576	2.4576	122.88	CPLL	兼容	2	1	4	5	-	-
	1.2288	1.2288	122.88	CPLL	兼容	4	1	4	5	-	-
	0.6144	0.6144	122.88	CPLL	兼容	8	1	4	5	-	-

协议	线速率 Gb/s	PLL 输出 频率 GHz	参考时 钟频率 典型值 MHz	使用 PLL 模式	是否 兼容 XILINX	TX/RX 分频系数	CPLL 系数			QPLL 系数	
						D	M	N2	N1	M	N
		4									
	9.8304	9.8304	122.88	QPLL	兼容	1	-	-	-	1	80
OBSAI (Multi-Rate)	6.144	3.072	153.6	CPLL	兼容	1	1	4	5	-	-
	3.072	3.072	153.6	CPLL	兼容	2	1	4	5	-	-
	1.536	3.072	153.6	CPLL	兼容	4	1	4	5	-	-
	0.768	3.072	153.6	CPLL	兼容	8	1	4	5	-	-
3G-SDIHD- SDI (Multi-Rate)	2.97	2.97	148.5	CPLL	兼容	2	1	4	5	-	-
	1.485	2.97	148.5	CPLL	兼容	4	1	4	5	-	-
Interlaken	6.25	3.125	312.5	CPLL	兼容	1	1	2	5	-	-
	4.25	3.125	212.5	CPLL	兼容	1	1	2	5	-	-
	3.125	3.125	156.25	CPLL	兼容	2	1	4	5	-	-
	10.3125	10.3125	161.13	QPLL	兼容	1	-	-	-	1	80
SFI-5	3.125	3.125	195.3125	CPLL	兼容	2	1	4	4	-	-
OC-48	2.48832	2.48832	155.52	CPLL	兼容	2	1	4	4	-	-
OC-12	0.62208	2.48832	155.52	CPLL	兼容	8	1	4	4	-	-
OTU-1	2.666057	2.666057	166.6286	CPLL	兼容	2	1	4	4	-	-
CEI 6.25	6.25	3.125	390.625	CPLL	兼容	1	1	2	4	-	-
	6.25	12.5	390.625	QPLL	不兼容	2	-	-	-	1	32
	6.25	12.5	156.25	QPLL	不兼容	2	-	-	-	1	80
10GBASE-R (156.25 MHz)	10.3125	10.3125	156.25	QPLL	兼容	1	-	-	-	1	66
OC-192 (9.953 Gb/s, 155.516 MHz)	9.953024	9.953024	155.516	QPLL	兼容	1	-	-	-	1	64
Standard: SFP+	9.95328	9.95328	155.52	QPLL	兼容	1	-	-	-	1	64

协议	线速率 Gb/s	PLL 输出 频率 GHz	参考时 钟频率 典型值 MHz	使用 PLL 模式	是否 兼容 XILINX	TX/RX 分频系数	CPLL 系数			QPLL 系数	
						D	M	N2	N1	M	N
(SFF-8431, SFI)	10.3125	10.31 25	156.25	QPLL	兼容	1	-	-	-	1	66
	10.5187	10.31 25	164.35 5	QPLL	兼容	1	-	-	-	1	64
	11.1	11.1	173.43 75	QPLL	兼容	1	-	-	-	1	64

注 1: TX/RX 分频系数 D 属性为 TXOUT_DIV, RXOUT_DIV
注 2: CPLL 系数的 M 属性为 CPLL_REFCLK_DIV
注 3: CPLL 系数的 N2 属性为 CPLL_FBDIV
注 4: CPLL 系数的 N1 属性为 CPLL_FBDIV_45
注 5: QPLL 系数的 M 属性为 QPLL_REFCLK_DIV
注 6: QPLL 系数的 N 属性为 QPLL_FBDIV, QPLL_FBDIV_RATIO

针对上表 58 的推荐值，下文将详细介绍 XILINX 官方提供 IP 的 QPLL 兼容性解决办法。

(1) IBERT 7 Series GTX IP

下文将介绍 GTX 3.125Gb/s 在 QPLL 模式下如何使用，用户可以参考解决其它频点 IBERT 不兼容问题。

步骤 1: 设置线速率为 3.125Gbps，参考时钟为 156.25Mhz，勾选 Quad PLL，如下图 22 所示。




图 22 IBERT IP 设置 1

注意：HWDSW300T 的 GTX 仅支持 32bit 数据宽度。

步骤 2: 设置 QUAD 位置，下述示例选择 115bank，GTX 时钟从 115bank clk0 引脚输入（用户根据板卡实际需求设置），如下图 23 所示。




图 23 IBERT IP 设置 2

步骤 3: 设置 IBERT IP CORE 时钟，下述示例推荐使用 GTX PHY 的参考时钟，这样可以减少一组差分时钟输入，如下图 24 所示。




图 24 IBERT IP 设置 3

步骤 4: 设置完成后点击 OK, 生成 IP。然后选择 IBERT IP, 右键点击 Open IP Example Design。如下图所示。




图 25 打开 IBERT DEMO 工程

步骤 5: 打开 demo 工程的 xdc 文件做如下修改。

a、QPLL 增加两行约束，如下图 26 所示。




图 26 增加 QPLL 约束

设置 QPLL_FBDIV_RATIO 为 1, QPLL_FBDIV 为 10'b010010000 (即将 M 参数设置为 80)。

b、将 TXOUT_DIV/RXOUT_DIV 由 2 改为 4, 如下图 27 所示。




图 27 更改 TX/RX 分频系数

通过上述修改步骤后生成 bit 文件, 即可解决 QPLL 不兼容问题。

(2) XAUI IP

XAUI IP 默认使用 QPLL 模式, 下文将描述如何兼容 XAUI IP。

步骤 1: 设置 IP 数据率: XAUI IP 10Gb/s 数据率情况下, 每个 lane 线速率为 3.125Gb/s, 20Gb/s 数据情况下, 每个 lane 线速率为 6.25Gb/s, 下述示例介绍 10Gb/s 数据率更改办法。




图 28 XAUI IP 设置 1

步骤 2: 在 Shared logic 界面, 如下图 29 所示设置, 这样可将 GTX COMMON 原语包含在 IP 中。




图 29 XAUI IP 设置 2

步骤 3: 设置完 IP 后, 点击 OK。将 IP 的编译模式设置为 Global, 这样即可更改 IP 底层文件, 如下图 30 所示




图 30 设置 XAUI IP 编译模式

步骤 4: 如上表 58 所示, 解决办法即将系数 D 设置为 $4(10\text{Gb/s})/2(20\text{Gb/s})$, 同时将系数 N 设置为 80。

如下图 31 所示, 在工程路径下找到需要更改的源文件。

↑ 300T_900 > XAUI > xau_demo > xau_demo.srcs > sources_1 > ip > xau_0 > synth				
名称	修改日期	类型	大小	
xau_0.v	2025/11/4 21:11	V 文件	14 KB	
xau_0.xdc	2025/11/4 21:11	XDC 文件	2 KB	
xau_0_block.v	2025/11/4 21:11	V 文件	71 KB	
xau_0_cl_clocking.v	2025/11/4 21:11	V 文件	3 KB	
xau_0_cl_resets.v	2025/11/4 21:11	V 文件	4 KB	
xau_0_ff_synchronizer.v	2025/11/4 21:11	V 文件	4 KB	
xau_0_gt_wrapper.v	2025/11/4 21:32	V 文件	77 KB	xau_0_gt_wrapper.v 更改 GTX_COMMON 原语内容
xau_0_gt_wrapper_gt.v	2025/11/4 21:24	V 文件	46 KB	xau_0_gt_wrapper_gt.v 更改 GTX_CHANNEL 原语内容
xau_0_gt_wrapper_tx_sync_manual.v	2025/11/4 21:11	V 文件	15 KB	
xau_0_gt_wrapper_tx_sync_manual_block.v	2025/11/4 21:11	V 文件	5 KB	
xau_0_gt_wrapper_tx_sync_manual_sync_pulse.v	2025/11/4 21:11	V 文件	5 KB	
xau_0_ooc.xdc	2025/11/4 21:11	XDC 文件	1 KB	
xau_0_reset_counter.v	2025/11/4 21:11	V 文件	4 KB	
xau_0_support.v	2025/11/4 21:11	V 文件	23 KB	
xau_0_support_clocking.v	2025/11/4 21:11	V 文件	4 KB	

图 31 XAUI IP 源文件路径

文件更改内容如下图 32 所示, GTX_CHANNEL 原语将 RXOUT_DIV、TXOUT_DIV 设置为 4 (若选择 20Gb/s 数据率时设置为 2)。

xau_0_gt_wrapper_gt.v		
478	.TX_MARGIN_LOW_1	(7'b1000100),
479	.TX_MARGIN_LOW_2	(7'b1000010),
480	.TX_MARGIN_LOW_3	(7'b1000000),
481	.TX_MARGIN_LOW_4	(7'b1000000),
482	//-----TX Gearbox Attributes-----	
483	.TXGEARBOX_EN	("FALSE"),
484	//-----TX Initialization and Reset Attributes-----	
485	.TXPCSRESET_TIME	(5'b00001),
486	.TXPMARESET_TIME	(5'b00001),
487	//-----TX Receiver Detection Attributes-----	
488	.TX_RXDETECT_CFG	(14'h1832),
489	.TX_RXDETECT_REF	(3'b100),
490	//-----CPLL Attributes-----	
491	.CPLL_CFG	(24'hBC07DC),
492	.CPLL_FBDIV	(4),
493	.CPLL_FBDIV_45	(5),
494	.CPLL_INIT_CFG	(24'h00001E),
495	.CPLL_LOCK_CFG	(16'h01E8),
496	.CPLL_REFCLK_DIV	(1),
497	// .RXOUT_DIV	(2),
498	// .TXOUT_DIV	(2),
499	.RXOUT_DIV	(4),
500	.TXOUT_DIV	(4),
501	.SATA_CPLL_CFG	("VCO_3000MHZ"),
502	//-----RX Initialization and Reset Attributes-----	
503	.RXDFELPMRESET_TIME	(7'b0001111),
504	//-----RX Equalizer Attributes-----	
505	.RXLEPM_HF_CFG	(14'b00000011110000),
506	.RXLEPM_LF_CFG	(14'b00000011110000),
507	.RX_DFE_GAIN_CFG	(23'h020FEA),
508	.RX_DFE_H2_CFG	(12'b000000000000),
509	.RX_DFE_H3_CFG	(12'b000001000000),
510	.RX_DFE_H4_CFG	(11'b000111100000),
511	.RX_DFE_H5_CFG	(11'b000111000000),
512	.RX_DFE_KL_CFG	(13'b0000011111110),
513	.RX_DFE_LPM_CFG	(16'h0904),
514	.RX_DFE_LPM_HOLD_DURING_EIDLE	(1'b0),
515	.RX_DFE_UT_CFG	(17'b1000111100000000),
516	.RX_DFE_VP_CFG	(17'b0001111100000011),
517	//-----Power-Down Attributes-----	
518	.RX_CLKMUX_PD	(1'b1),

图 32 XAUI IP 源文件更改系数 D

GTX_COMMON 原语配置更改如下图 33 所示。

```

609 //----- Transmit Ports - TX Fabric Clock Output Control Ports -----
610 output      gt3_txoutclk_out,
611 output      gt3_txoutclkfabric_out,
612 output      gt3_txoutclkpcs_out,
613 //----- Transmit Ports - TX Gearbox Ports -----
614 input  [1:0] gt3_txcharisk_in,
615 //----- Transmit Ports - TX Initialization and Reset Ports -----
616 input      gt3_txpcsrreset_in,
617 input      gt3_txpcsrreset_out,
618 output      gt3_txresetdone_out,
619 //----- Transmit Ports - TX Polarity Control Ports -----
620 input      gt3_txpolarity_in,
621 //----- Transmit Ports - pattern Generator Ports -----
622 input  [2:0] gt3_txprbsesl_in,
623
624
625 //----- COMMON PORTS -----
626 //----- Common Block - Ref Clock Ports -----
627 input      gt0_gtrefoclk0_common_in,
628 //----- Common Block - QPLL Ports -----
629 output      gt0_qplllock_out,
630 input      gt0_qplllockdetclk_in,
631 output      gt0_qpllrefclklost_out,
632 input      gt0_qpllreset_in,
633
634 //----- Parameter Declarations -----
635 // localparam QPLL_FBDIV_TOP = 40;
636 localparam QPLL_FBDIV_TOP = 80;
637 localparam QPLL_FBDIV_IN  = (QPLL_FBDIV_TOP == 16) ? 10'b0000100000 :
638                               (QPLL_FBDIV_TOP == 20) ? 10'b0000110000 :
639                               (QPLL_FBDIV_TOP == 32) ? 10'b0001100000 :
640                               (QPLL_FBDIV_TOP == 40) ? 10'b0010000000 :
641                               (QPLL_FBDIV_TOP == 64) ? 10'b0011100000 :
642                               (QPLL_FBDIV_TOP == 66) ? 10'b0101000000 :
643                               (QPLL_FBDIV_TOP == 80) ? 10'b0100100000 :
644                               (QPLL_FBDIV_TOP == 100) ? 10'b0101110000 : 10'b0000000000;
645
646 localparam QPLL_FBDIV_RATIO = (QPLL_FBDIV_TOP == 16) ? 1'b1 :
647                               (QPLL_FBDIV_TOP == 20) ? 1'b1 :
648                               (QPLL_FBDIV_TOP == 32) ? 1'b1 :
649                               (QPLL_FBDIV_TOP == 40) ? 1'b1 :
650                               (QPLL_FBDIV_TOP == 64) ? 1'b1 :
651                               (QPLL_FBDIV_TOP == 66) ? 1'b0 :
652                               (QPLL_FBDIV_TOP == 80) ? 1'b1 :
653                               (QPLL_FBDIV_TOP == 100) ? 1'b1 : 1'b1;
654
655 //----- Wire Declarations -----

```

图 33 XAUI IP 源文件更改系数 N

注意：对于 10Gb/s 和 20Gb/s 数据率模式，GTX_COMMON 原语都需要按照上图更改。

通过上述修改步骤后生成 bit 文件，即可解决 XAUI IP 兼容性问题。

(3) RXAUI IP

RXAUI IP 默认使用 QPLL 模式，下文将描述如何兼容 XAUI IP（处理办法与 XAUI 方式一致）。

步骤 1：设置 IP，如下图 34 所示。




图 34 RXAUI IP 设置 1

步骤 2: 在 Shared logic 界面, 如下图 35 所示设置, 这样可将 GTX COMMON 原语包含在 IP 中。




图 35 RXAUI IP 设置 2

步骤 3: 将 IP 的编译模式设置为 Global, 这样即可更改 IP 底层文件, 如下图 36 所示。




图 36 设置 XAUI IP 编译模式

步骤 4: 更改 IP 源文件, 如表 58 所示, 解决办法即将系数 D 设置为 2, 同时将系数 N 设置为 80。如下图所示 37 所示, 在工程路径下找到需要更改的源文件。

300T_900 > XAUI > xau_demo > xau_demo.srcs > sources_1 > ip > rxauai_0 > synth				
名称	修改日期	类型	大小	
rxauai_0.v	2025/11/11 15:48	V 文件	10 KB	
rxauai_0.xdc	2025/11/11 15:48	XDC 文件	3 KB	
rxauai_0_block.v	2025/11/11 15:48	V 文件	39 KB	
rxauai_0_cl_clocking.v	2025/11/11 15:48	V 文件	3 KB	
rxauai_0_cl_resets.v	2025/11/11 15:48	V 文件	4 KB	
rxauai_0_ff_synchronizer.v	2025/11/11 15:48	V 文件	4 KB	
rxauai_0_gt_common_wrapper.v	2025/11/11 15:48	V 文件	9 KB	需要更改的源文件
rxauai_0_gt_wrapper_gt.v	2025/11/11 15:48	V 文件	46 KB	
rxauai_0_gt_wrapper_tx_sync_manual.v	2025/11/11 15:48	V 文件	15 KB	
rxauai_0_ooc.xdc	2025/11/11 15:48	XDC 文件	1 KB	
rxauai_0_reset_counter.v	2025/11/11 15:48	V 文件	4 KB	
rxauai_0_support.v	2025/11/11 15:48	V 文件	17 KB	
rxauai_0_support_clocking.v	2025/11/11 15:48	V 文件	4 KB	
rxauai_0_support_resets.v	2025/11/11 15:48	V 文件	4 KB	
rxauai_0_tx_sync_sync_block.v	2025/11/11 15:48	V 文件	5 KB	
rxauai_0_tx_sync_sync_pulse.v	2025/11/11 15:48	V 文件	5 KB	

图 37 需要更改的源文件路径

步骤 5: 打开 rxauai_gt_common_wrapper.v, 更改内容如下图所示 38 所示。

```

64 `default_nettype wire
65 `timescale 1ns / 1ps
66 `define DLY #1
67
68 //***** Entity Declaration *****
69 module rxauai_0_gt_common_wrapper #
70 (
71     // Simulation attributes
72     parameter SIM_RESET_SPEEDUP = "false" // Set to "true" to speed up sim reset
73 )
74 (
75     input      GTREFCLK0_IN,
76     output     QPLLLOCK_OUT,
77     input      QPLLLOCKDETCLOCK_IN,
78     output     QPLLOUTCLK_OUT,
79     output     QPLLOUTREFCLK_OUT,
80     output     QPLLREFCLKLOST_OUT,
81     input      QPLLRESET_IN
82 );
83 //***** Parameter Declarations *****
84 // localparam QPLL_FBDIV_TOP = 40;
85 localparam QPLL_FBDIV_TOP = 80;
86 localparam QPLL_FBDIV_IN = (QPLL_FBDIV_TOP == 16) ? 10'b0000100000 :
87     (QPLL_FBDIV_TOP == 20) ? 10'b0000110000 :
88     (QPLL_FBDIV_TOP == 32) ? 10'b0001100000 :
89     (QPLL_FBDIV_TOP == 40) ? 10'b0010000000 :
90     (QPLL_FBDIV_TOP == 64) ? 10'b0011100000 :
91     (QPLL_FBDIV_TOP == 66) ? 10'b0101000000 :
92     (QPLL_FBDIV_TOP == 80) ? 10'b0100100000 :
93     (QPLL_FBDIV_TOP == 100) ? 10'b0101110000 : 10'b0000000000;
94
95 localparam QPLL_FBDIV_RATIO = (QPLL_FBDIV_TOP == 16) ? 1'b1 :
96     (QPLL_FBDIV_TOP == 20) ? 1'b1 :
97     (QPLL_FBDIV_TOP == 32) ? 1'b1 :
98     (QPLL_FBDIV_TOP == 40) ? 1'b1 :
99     (QPLL_FBDIV_TOP == 64) ? 1'b1 :
100     (QPLL_FBDIV_TOP == 66) ? 1'b0 :
101     (QPLL_FBDIV_TOP == 80) ? 1'b1 :
102     (QPLL_FBDIV_TOP == 100) ? 1'b1 : 1'b1;
103
104 // ground and vcc signals
105 wire tied_to_ground_i;
106 wire [63:0] tied_to_ground_vec_i;
107 wire tied_to_vcc_i;
108 wire [63:0] tied_to_vcc_vec_i;
109
110
111

```

图 38 GTX_COMMON 原语更改内容

打开 rxau_i_gt_wrapper.v, 更改内容如下图 39 所示。

```

487 .TX_MARGIN_FULL_3      (7'b1000010),
488 .TX_MARGIN_FULL_4      (7'b1000000),
489 .TX_MARGIN_LOW_0       (7'b1000110),
490 .TX_MARGIN_LOW_1       (7'b1000100),
491 .TX_MARGIN_LOW_2       (7'b1000010),
492 .TX_MARGIN_LOW_3       (7'b1000000),
493 .TX_MARGIN_LOW_4       (7'b1000000),
494
495 //-----TX Gearbox Attributes-----
496 .TXGEARBOX_EN           ("FALSE"),
497
498 //-----TX Initialization and Reset Attributes-----
499 .TXPCSRRESET_TIME       (5'b00001),
500 .TXFMARESET_TIME        (5'b00001),
501
502 //-----TX Receiver Detection Attributes-----
503 .TX_RXDETECT_CFG        (14'h1832),
504 .TX_RXDETECT_REF        (3'b100),
505
506 //-----CPLL Attributes-----
507 .CPLL_CFG                (24'hBC07DC),
508 .CPLL_FBDIV              (4),
509 .CPLL_FBDIV_45           (5),
510 .CPLL_INIT_CFG           (24'h00001E),
511 .CPLL_LOCK_CFG           (16'h01E8),
512 .CPLL_REFCLK_DIV         (1),
513 // .RXOUT_DIV              (1),
514 // .TXOUT_DIV              (1),
515 .RXOUT_DIV               (2),
516 .TXOUT_DIV               (2),
517 .SATA_CPLL_CFG           ("VCO_3000MHZ"),
518
519 //-----RX Initialization and Reset Attributes-----
520 .RXDFELPMRESET_TIME      (7'b0001111),
521
522 //-----RX Equalizer Attributes-----
523 .RXLFM_HF_CFG            (14'b00000011110000),
524 .RXLFM_LF_CFG            (14'b00000011110000),
525 .RX_DFE_GAIN_CFG         (23'b020FE2),
526 .RX_DFE_H2_CFG           (12'b00000000000000),
527 .RX_DFE_H3_CFG           (12'b00000010000000),
528 .RX_DFE_H4_CFG           (11'b000111000000),
529 .RX_DFE_H5_CFG           (11'b000111000000),
530 .RX_DFE_KL_CFG           (13'b00000011111110),
531 .RX_DFE_LPM_CFG          (16'h0904),
532 .RX_DFE_LPM_HOLD_DURING_IDLE (1'b0),
533 .RX_DFE_UT_CFG           (17'b100011110000000000),
534 .RX_DFE_VF_CFG           (17'b0001111100000011),
535
536 //-----Power-Down Attributes-----
537 .RX_CLKMUX_PD            (1'b1),
538 .TX_CLKMUX_PD            (1'b1),
539
540 //-----FPGA RX Interface Attribute-----
541 .RX_INT_DATAWIDTH        (1),

```

图 39 GTX_CHANNEL 原语更改内容

通过上述修改步骤后生成 bit 文件，即可解决 RXAUI IP 不兼容问题。

9 使用注意事项

器件必须采取防静电措施进行操作。

该器件操作注意事项如下：

- 器件应在防静电的工作台上操作；
- 试验设备和器具应接地；
- 不能触摸器件引线；
- 器件应存放在导电材料制成的容器中；
- MOS 区域内避免使用能引起静电的塑料、橡胶或丝织物。

10 订货信息

表 59 产品订货信息

序号	产品型号	封装形式	封装材料	质量保证等级	焊球材料	重量（g）	详细规范
1	HWDSW300T-1RF900M3	FC-RFBGA900	塑料	N1 级	Sn96.5/Ag3.0/Cu0.5	10.3±1.5（带焊球）	Q/HWD 50494-2023
2	HWDSW300T-1RF900E	FC-RFBGA900	塑料	军温级	Sn96.5/Ag3.0/Cu0.5	10.3±1.5（带焊球）	Q/HWD 50587-2025
3	HWDSW300T-1RF900I	FC-RFBGA900	塑料	工业温区级	Sn96.5/Ag3.0/Cu0.5	10.3±1.5（带焊球）	Q/HWD 50756-2025
4	HWDSW300T-1RF676N1	FC-RFBGA676	塑料	N1 级	Sn96.5/Ag3.0/Cu0.5	6.85±1.5（带焊球）	Q/HWD 50338-2023
5	HWDSW300T-1RF676E	FC-RFBGA676	塑料	军温级	Sn96.5/Ag3.0/Cu0.5	6.85±1.5（带焊球）	Q/HWD 50580-2024
6	HWDSW300T-1RF676I	FC-RFBGA676	塑料	工业温区级	Sn96.5/Ag3.0/Cu0.5	6.85±1.5（带焊球）	Q/HWD 50414-2024

注1:

- a) N/N1级器件满足GJB 7400A《合格制造厂认证用半导体集成电路通用规范》N/N1级的筛选要求
- b) 工业温区级器件满足Q/HWD40022-2021《华微工业温区级产品通用规范》的筛选要求，其工作环境温度范围或结温应为-40℃～+85℃。
- c) 军温级器件满足Q/HWD40020-2018《华微军温级产品通用规范》的筛选要求，其工作环境温度范围或结温应为-55℃～+125℃。

注2: 产品订货信息为我司已有产品或确定研制的器件，可根据用户需求研制其它封装形式的器件。