

HWD7Z045 型
全可编程片上系统芯片（SOPC）
产品手册
V1.0.0

成都华微电子科技股份有限公司

2025 年 7 月 5 日

目 次

1 概述	1
2 产品特点	2
3 功能框图	4
4 封装信息	5
4.1 封装信息	5
4.2 引出端功能定义	17
4.3 焊盘推荐	20
4.4 焊接推荐	20
5 绝对最大额定值及推荐工作范围	21
5.1 绝对最大额定值	21
5.2 推荐工作范围	24
6 电特性参数	26
6.1 直流电特性参数	26
6.2 开关特性参数	33
7 功能描述	39
7.1 概述	39
7.2 功能描述	39
8 应用建议	62
8.1 开发工具版本	62
8.2 开发流程	62
8.3 NOR 模式	67
8.4 NAND 模式	67
8.5 QSPI 模式	68
8.6 SD 卡模式	70
8.7 SerDes (GTX) 应用注意事项	71
9 使用注意事项	88
10 订货信息	89

1 概述

全可编程片上系统芯片—HWD7Z045 是成都华微基于 28nm 工艺平台打造的、面向全可编程市场需求的片上系统（SOPC）芯片，对标 AMD（Xilinx）公司的 XC7Z045 产品。

全可编程片上系统芯片的特性，非常适用于同时需要下述两种典型的应用场景：

- 高速、并行、确定性计算；
- 连续、动态、非确定性计算。

主要应用于需要从图像中提取数据的软件算法，并进行大量像素点处理的图像视频处理系统，包括高级驾驶辅助系统（ADAS）、有线和无线通信、防务和航空航天、医疗内窥设备、人工智能等领域。

该产品实现了将处理器系统（PS）的软件可编程性与可编程逻辑（PL）硬件可编程完美结合，具有优秀的软硬件协同能力。HWD7Z045 搭载时钟频率高达 866MHz 的 ARM Cortex-A9 MPCore 双核处理器，能够在单处理器、对称双处理器和非对称双处理器模式下运行。

表 1 HWD7Z045 产品资源信息

子系统	资源项	HWD7Z045
		FFG900 封装
PS	处理器核	ARM 双核 Cortex-A9 硬件处理器
	处理器扩展	每个处理器包含单精度/双精度浮点单元
	处理器最高频率	866MHz
	L1 高速缓存	每个处理器都有各自的 32KB 指令高速缓存和 32KB 数据高速缓存
	L2 高速缓存	512KB
	片上存储器	256KB
	支持外部存储器	DDR3、DDR3L、DDR2
	支持外部静态存储器	2 个 QSPI、NAND、NOR
	DMA 通道	8 个
	外设	UART、CAN、I ² C、SPI、GPIO
	内建 DMA 外设	USB、三速以太网、SD/SDIO
	PS 到 PL 接口	AXI 接口
	PSIO 数量	128
PL	逻辑单元	350K
	查找表	218600
	触发器	437200
	BRAM	19.2Mbits
	DSP	900 个

子系统	资源项	HWD7Z045
		FFG900 封装
	高速接口 SerDes 信道数量 (GTX)	16 个
	PCIE 模块数量 (Gen2 x8)	1
	高性能用户 IO 数量	150
	宽范围用户 IO 数量	212

2 产品特点

HWD7Z045 由处理器系统和可编程逻辑两部分组成。

处理器系统有如下特性：

- 1) 双核 ARM Cortex-A9 应用处理器；
- 2) 每个 CPU 2.5 DMIPS/MHz；
- 3) 频率高达 866MHz；
- 4) 计时器和中断控制器；
- 5) NEON 处理引擎；
- 6) 单双精度向量浮点运算单元 (VFPU)；
- 7) 缓冲存储器；
- 8) 32 KB 一级 4 路组关联指令和数据缓存 (每个 CPU 独立)；
- 9) 512 KB 8 路组关联二级缓存 (在 CPU 之间共享)；
- 10) 支持字节奇偶校验；
- 11) 片上存储器；
- 12) 片上启动 ROM；
- 13) 256KB 片上 RAM (OCM)；
- 14) 支持字节奇偶校验；
- 15) 外部存储器接口；
- 16) 支持 16 位、32 位 DDR3、DDR3L 内存；
- 17) 支持 16 位 ECC 模式；
- 18) 多协议动态内存控制器；
- 19) 8 通道 DMA 控制器；
- 20) 支持内存到内存、内存到外设、外设到内存以及发散-聚合模式；
- 21) I/O 外设、接口；
- 22) 128 个 I/O；
- 23) 支持双 10/100/1000 三速以太网 MAC 外设；
- 24) 支持双 12 位的模数转换器 (XADC)，转换速率可以达到 1MSPS；

- 25) 支持双 CAN 2.0B 标准的 CAN 总线接口;
- 26) 支持双 SD/SDIO 2.0/MMC3.31 控制器;
- 27) 支持双附有三个外设片选的全双工 SPI 端口;
- 28) 支持双高速 UART, 最高可达 1Mb/s;
- 29) 支持双主从 I2C 接口;
- 30) 具备 54 位多路复用 I/O, 并可通过 PL 端扩展 I/O 数量;
- 31) 互联架构;
- 32) PS 内以及 PS 和 PL 之间可高带宽互连;
- 33) 基于 ARM AMBA AXI 协议互连;
- 34) 支持 QoS, 用于延迟及带宽控制。

可编程逻辑有如下特性:

- 1) 逻辑实现基于 6 输入查找表 (可被配置为分布式 RAM);
- 2) 片上数据缓存块 RAM 单块容量为 36Kb、双端口模式, 并带有内建 FIFO;
- 3) 用户 IO 可以支持单端 LVCMOS、LVTTL 等多种电平标准, 并支持多种差分电平标准, 高性能 IO (HPIO) 电压范围支持 1.2V~1.8V、宽范围 IO (HRIO) 电压范围支持 1.2V~3.3V;
- 4) 高性能用户 IO 接口支持 DDR3, 最高速率可达 1600Mb/s;
- 5) DSP 模块包含 25×18 乘法器、48 位累加器和预加器, 可用于高性能滤波算法, 如最佳对称系数滤波;
- 6) 高精度低抖动时钟管理单元 (CMT), 包括锁相环 (PLL) 和混合模式时钟管理 (MMCM), 时钟管理模块最高输入频率可达 800 MHz;
- 7) 全局时钟树频率最高可达 625MHz;
- 8) 高速串行接口 SerDes 模块, 线速率从 500Mb/s 到最高 12.5Gb/s;
- 9) 集成 PCIe 硬核, 支持 Gen2 x8;
- 10) 集成用于片上温度和电压传感器监控的 12 位 1MSPS ADC;
- 11) 支持多种配置模式, 包含支持通用存储器接口和 256 位 AES 加密。

3 功能框图




图 1 HWD7Z045 架构框图

HWD7Z045典型应用场景如下图所示。




图 2 HWD7Z045 典型应用图

4 封装信息

4.1 封装信息

HWD7Z045FFG900 产品采用 900 引出端塑料封装（FFG900），产品外形尺寸下图所示。




图 3 HWD7Z045FFG900 封装外形图

表 2 HWD7Z045FFG900 封装尺寸表

单位为毫米

尺寸符号	数值		
	最小	公称	最大
D/E	30.80	—	31.20
D1/E1	—	29.00	—
e	—	1.00	—
Φb	0.50	—	0.70
A1	0.434	—	0.534
A	—	—	3.565

HWD7Z045FFG900 引脚描述如下表所示。

表 3 HWD7Z045FFG900 引脚描述

管脚	管脚名	管脚	管脚名
U14	DXN_0	N8	MGTREFCLK0P_112
P15	VCCADC_0	T5	MGTXRXN2_112
P14	GNDADC_0	AB10	MGTAVTTRCAL_112
U15	DXP_0	N7	MGTREFCLK0N_112
R14	VREFN_0	AB9	MGTRREF_112
T15	VREFP_0	R7	MGTREFCLK1N_112
R15	VP_0	R8	MGTREFCLK1P_112
T14	VN_0	R4	MGTXTXP1_112
P9	VCCBATT_0	U4	MGTXRXP1_112
AA12	RSVDGND	R3	MGTXTXN1_112
Y12	TCK_0	U3	MGTXRXN1_112
V10	TMS_0	T2	MGTXTXP0_112
Y10	TDO_0	V6	MGTXRXP0_112
P10	TDI_0	T1	MGTXTXN0_112
W9	INIT_B_0	V5	MGTXRXN0_112
Y9	PROGRAM_B_0	D21	PS_POR_B_500
V9	CFGBVS_0	A22	PS_CLK_500
AA9	DONE_0	F24	PS_MIO0_500
U9	RSVDVCC1	D23	PS_MIO1_500
R9	RSVDVCC3	F23	PS_MIO2_500
T9	RSVDVCC2	C23	PS_MIO3_500
Y20	IO_L6P_T0_9	E23	PS_MIO4_500
AA20	IO_L6N_T0_VREF_9	C24	PS_MIO5_500
AC18	IO_L11P_T1_SRCC_9	D24	PS_MIO6_500
AC19	IO_L11N_T1_SRCC_9	B24	PS_MIO7_500
AD18	IO_L12P_T1_MRCC_9	C21	PS_MIO8_500
AD19	IO_L12N_T1_MRCC_9	A24	PS_MIO9_500
AA18	IO_L13P_T2_MRCC_9	E22	PS_MIO10_500
AA19	IO_L13N_T2_MRCC_9	A23	PS_MIO11_500
AB19	IO_L14P_T2_SRCC_9	E21	PS_MIO12_500
AB20	IO_L14N_T2_SRCC_9	F22	PS_MIO13_500
AD20	IO_L19P_T3_9	B22	PS_MIO14_500
AE20	IO_L19N_T3_VREF_9	C22	PS_MIO15_500
AA13	IO_0_10	C18	PS_MIO53_501
AK13	IO_L1P_T0_10	D19	PS_MIO52_501
AK12	IO_L1N_T0_10	F19	PS_MIO51_501
AH18	IO_L2P_T0_10	A19	PS_MIO50_501
AJ18	IO_L2N_T0_10	D18	PS_MIO49_501
AJ14	IO_L3P_T0_DQS_10	C19	PS_MIO48_501

管脚	管脚名	管脚	管脚名
AJ13	IO_L3N_T0_DQS_10	A18	PS_MIO47_501
AJ16	IO_L4P_T0_10	F20	PS_MIO46_501
AK16	IO_L4N_T0_10	H18	PS_MIO45_501
AJ15	IO_L5P_T0_10	E20	PS_MIO44_501
AK15	IO_L5N_T0_10	E18	PS_MIO43_501
AH17	IO_L6P_T0_10	D20	PS_MIO42_501
AH16	IO_L6N_T0_VREF_10	J18	PS_MIO41_501
AE12	IO_L7P_T1_10	B20	PS_MIO40_501
AF12	IO_L7N_T1_10	F18	PS_MIO39_501
AH14	IO_L8P_T1_10	A20	PS_MIO38_501
AH13	IO_L8N_T1_10	B21	PS_MIO37_501
AD14	IO_L9P_T1_DQS_10	H17	PS_MIO36_501
AD13	IO_L9N_T1_DQS_10	G21	PS_MIO35_501
AG12	IO_L10P_T1_10	K18	PS_MIO34_501
AH12	IO_L10N_T1_10	G22	PS_MIO33_501
AE13	IO_L11P_T1_SRCC_10	K17	PS_MIO32_501
AF13	IO_L11N_T1_SRCC_10	H21	PS_MIO31_501
AF14	IO_L12P_T1_MRCC_10	L18	PS_MIO30_501
AG14	IO_L12N_T1_MRCC_10	H22	PS_MIO29_501
AG17	IO_L13P_T2_MRCC_10	L17	PS_MIO28_501
AG16	IO_L13N_T2_MRCC_10	G20	PS_MIO27_501
AF15	IO_L14P_T2_SRCC_10	M17	PS_MIO26_501
AG15	IO_L14N_T2_SRCC_10	G19	PS_MIO25_501
AF18	IO_L15P_T2_DQS_10	M19	PS_MIO24_501
AF17	IO_L15N_T2_DQS_10	J21	PS_MIO23_501
AE16	IO_L16P_T2_10	L20	PS_MIO22_501
AE15	IO_L16N_T2_10	J19	PS_MIO21_501
AE18	IO_L17P_T2_10	M20	PS_MIO20_501
AE17	IO_L17N_T2_10	J20	PS_MIO19_501
AD16	IO_L18P_T2_10	K20	PS_MIO18_501
AD15	IO_L18N_T2_10	K21	PS_MIO17_501
AC14	IO_L19P_T3_10	L19	PS_MIO16_501
AC13	IO_L19N_T3_VREF_10	B19	PS_SRST_B_501
AA15	IO_L20P_T3_10	H19	PS_MIO_VREF_501
AA14	IO_L20N_T3_10	F25	PS_DDR_DRST_B_502
AB12	IO_L21P_T3_DQS_10	E25	PS_DDR_DQ1_502
AC12	IO_L21N_T3_DQS_10	A25	PS_DDR_DQ0_502
AB15	IO_L22P_T3_10	D25	PS_DDR_DQ3_502
AB14	IO_L22N_T3_10	B27	PS_DDR_DQ2_502
AC17	IO_L23P_T3_10	C27	PS_DDR_DM0_502
AC16	IO_L23N_T3_10	B26	PS_DDR_DQS_N0_502
AB17	IO_L24P_T3_10	C26	PS_DDR_DQS_P0_502

管脚	管脚名	管脚	管脚名
AB16	IO_L24N_T3_10	E26	PS_DDR_DQ5_502
AA17	IO_25_10	B25	PS_DDR_DQ4_502
W23	IO_0_11	E27	PS_DDR_DQ7_502
AJ25	IO_L1P_T0_11	D26	PS_DDR_DQ6_502
AK25	IO_L1N_T0_11	A27	PS_DDR_DQ9_502
AK22	IO_L2P_T0_11	A29	PS_DDR_DQ8_502
AK23	IO_L2N_T0_11	A28	PS_DDR_DQ11_502
AJ21	IO_L3P_T0_DQS_11	A30	PS_DDR_DQ10_502
AK21	IO_L3N_T0_DQS_11	B30	PS_DDR_DM1_502
AJ23	IO_L4P_T0_11	B29	PS_DDR_DQS_N1_502
AJ24	IO_L4N_T0_11	C29	PS_DDR_DQS_P1_502
AH23	IO_L5P_T0_11	D30	PS_DDR_DQ13_502
AH24	IO_L5N_T0_11	C28	PS_DDR_DQ12_502
AG22	IO_L6P_T0_11	D29	PS_DDR_DQ15_502
AH22	IO_L6N_T0_VREF_11	D28	PS_DDR_DQ14_502
AC24	IO_L7P_T1_11	H23	PS_DDR_A13_502
AD24	IO_L7N_T1_11	J24	PS_DDR_A14_502
AG24	IO_L8P_T1_11	H24	PS_DDR_A11_502
AG25	IO_L8N_T1_11	K23	PS_DDR_A12_502
AF23	IO_L9P_T1_DQS_11	J23	PS_DDR_A9_502
AF24	IO_L9N_T1_DQS_11	G26	PS_DDR_A10_502
AD21	IO_L10P_T1_11	K22	PS_DDR_A7_502
AE21	IO_L10N_T1_11	F27	PS_DDR_A8_502
AD23	IO_L11P_T1_SRCC_11	G24	PS_DDR_A5_502
AE23	IO_L11N_T1_SRCC_11	H26	PS_DDR_A6_502
AE22	IO_L12P_T1_MRCC_11	G25	PS_DDR_A3_502
AF22	IO_L12N_T1_MRCC_11	J26	PS_DDR_A4_502
AG21	IO_L13P_T2_MRCC_11	M21	PS_DDR_VRP_502
AH21	IO_L13N_T2_MRCC_11	N21	PS_DDR_VRN_502
AF20	IO_L14P_T2_SRCC_11	K25	PS_DDR_CKP_502
AG20	IO_L14N_T2_SRCC_11	J25	PS_DDR_CKN_502
AJ20	IO_L15P_T2_DQS_11	L27	PS_DDR_A2_502
AK20	IO_L15N_T2_DQS_11	K26	PS_DDR_A1_502
AK17	IO_L16P_T2_11	L25	PS_DDR_A0_502
AK18	IO_L16N_T2_11	M25	PS_DDR_BA2_502
AH19	IO_L17P_T2_11	M26	PS_DDR_BA1_502
AJ19	IO_L17N_T2_11	M27	PS_DDR_BA0_502
AF19	IO_L18P_T2_11	L23	PS_DDR_ODT_502
AG19	IO_L18N_T2_11	N22	PS_DDR_CS_B_502
AB21	IO_L19P_T3_11	M22	PS_DDR_CKE_502
AB22	IO_L19N_T3_VREF_11	N23	PS_DDR_WE_B_502
W21	IO_L20P_T3_11	M24	PS_DDR_CAS_B_502

管脚	管脚名	管脚	管脚名
Y21	IO_L20N_T3_11	N24	PS_DDR_RAS_B_502
Y22	IO_L21P_T3_DQS_11	H27	PS_DDR_DQ16_502
Y23	IO_L21N_T3_DQS_11	G27	PS_DDR_DQ17_502
AA24	IO_L22P_T3_11	H28	PS_DDR_DQ18_502
AB24	IO_L22N_T3_11	E28	PS_DDR_DQ19_502
AA22	IO_L23P_T3_11	H29	PS_DDR_DM2_502
AA23	IO_L23N_T3_11	G29	PS_DDR_DQS_P2_502
AC22	IO_L24P_T3_11	F29	PS_DDR_DQS_N2_502
AC23	IO_L24N_T3_11	E30	PS_DDR_DQ20_502
AC21	IO_25_11	F28	PS_DDR_DQ21_502
Y25	IO_0_12	G30	PS_DDR_DQ22_502
Y30	IO_L1P_T0_12	F30	PS_DDR_DQ23_502
AA30	IO_L1N_T0_12	J29	PS_DDR_DQ24_502
AB29	IO_L2P_T0_12	K27	PS_DDR_DQ25_502
AB30	IO_L2N_T0_12	J30	PS_DDR_DQ26_502
Y26	IO_L3P_T0_DQS_12	J28	PS_DDR_DQ27_502
Y27	IO_L3N_T0_DQS_12	K28	PS_DDR_DM3_502
Y28	IO_L4P_T0_12	L28	PS_DDR_DQS_P3_502
AA29	IO_L4N_T0_12	L29	PS_DDR_DQS_N3_502
AA27	IO_L5P_T0_12	K30	PS_DDR_DQ28_502
AA28	IO_L5N_T0_12	M29	PS_DDR_DQ29_502
AB25	IO_L6P_T0_12	L30	PS_DDR_DQ30_502
AB26	IO_L6N_T0_VREF_12	M30	PS_DDR_DQ31_502
AC26	IO_L7P_T1_12	AA6	MGTAVCC
AD26	IO_L7N_T1_12	AB8	MGTAVCC
AD30	IO_L8P_T1_12	AC10	MGTAVCC
AE30	IO_L8N_T1_12	AC6	MGTAVCC
AC29	IO_L9P_T1_DQS_12	AD8	MGTAVCC
AD29	IO_L9N_T1_DQS_12	AE10	MGTAVCC
AD25	IO_L10P_T1_12	AE6	MGTAVCC
AE26	IO_L10N_T1_12	AF8	MGTAVCC
AB27	IO_L11P_T1_SRCC_12	AG10	MGTAVCC
AC27	IO_L11N_T1_SRCC_12	AH8	MGTAVCC
AC28	IO_L12P_T1_MRCC_12	AJ10	MGTAVCC
AD28	IO_L12N_T1_MRCC_12	N6	MGTAVCC
AE28	IO_L13P_T2_MRCC_12	P8	MGTAVCC
AF28	IO_L13N_T2_MRCC_12	R6	MGTAVCC
AE27	IO_L14P_T2_SRCC_12	U6	MGTAVCC
AF27	IO_L14N_T2_SRCC_12	W6	MGTAVCC
AF29	IO_L15P_T2_DQS_12	Y8	MGTAVCC
AG29	IO_L15N_T2_DQS_12	AA2	MGTAVTT
AF30	IO_L16P_T2_12	AB4	MGTAVTT

管脚	管脚名	管脚	管脚名
AG30	IO_L16N_T2_12	AC2	MGTAVTT
AG26	IO_L17P_T2_12	AD4	MGTAVTT
AG27	IO_L17N_T2_12	AE2	MGTAVTT
AE25	IO_L18P_T2_12	AF4	MGTAVTT
AF25	IO_L18N_T2_12	AG2	MGTAVTT
AH28	IO_L19P_T3_12	AG6	MGTAVTT
AH29	IO_L19N_T3_VREF_12	AH4	MGTAVTT
AJ30	IO_L20P_T3_12	AJ2	MGTAVTT
AK30	IO_L20N_T3_12	AJ6	MGTAVTT
AJ28	IO_L21P_T3_DQS_12	AK4	MGTAVTT
AJ29	IO_L21N_T3_DQS_12	AK8	MGTAVTT
AK27	IO_L22P_T3_12	N2	MGTAVTT
AK28	IO_L22N_T3_12	P4	MGTAVTT
AH26	IO_L23P_T3_12	R2	MGTAVTT
AH27	IO_L23N_T3_12	T4	MGTAVTT
AJ26	IO_L24P_T3_12	U2	MGTAVTT
AK26	IO_L24N_T3_12	V4	MGTAVTT
AA25	IO_25_12	W2	MGTAVTT
U21	IO_0_13	Y4	MGTAVTT
P30	IO_L1P_T0_13	T7	MGTVCCAUX
R30	IO_L1N_T0_13	V7	MGTVCCAUX
T30	IO_L2P_T0_13	A1	GND
U30	IO_L2N_T0_13	A11	GND
N28	IO_L3P_T0_DQS_13	A21	GND
P28	IO_L3N_T0_DQS_13	AA1	GND
N29	IO_L4P_T0_13	AA10	GND
P29	IO_L4N_T0_13	AA11	GND
T29	IO_L5P_T0_13	AA21	GND
U29	IO_L5N_T0_13	AA5	GND
R28	IO_L6P_T0_13	AB11	GND
T28	IO_L6N_T0_VREF_13	AB18	GND
V28	IO_L7P_T1_13	AB28	GND
V29	IO_L7N_T1_13	AB3	GND
W29	IO_L8P_T1_13	AB7	GND
W30	IO_L8N_T1_13	AC1	GND
V27	IO_L9P_T1_DQS_13	AC11	GND
W28	IO_L9N_T1_DQS_13	AC15	GND
W25	IO_L10P_T1_13	AC25	GND
W26	IO_L10N_T1_13	AC5	GND
U25	IO_L11P_T1_SRCC_13	AC9	GND
V26	IO_L11N_T1_SRCC_13	AD11	GND
U26	IO_L12P_T1_MRCC_13	AD12	GND

管脚	管脚名	管脚	管脚名
U27	IO_L12N_T1_MRCC_13	AD22	GND
R25	IO_L13P_T2_MRCC_13	AD3	GND
R26	IO_L13N_T2_MRCC_13	AD7	GND
R27	IO_L14P_T2_SRCC_13	AE1	GND
T27	IO_L14N_T2_SRCC_13	AE11	GND
N26	IO_L15P_T2_DQS_13	AE19	GND
N27	IO_L15N_T2_DQS_13	AE29	GND
P25	IO_L16P_T2_13	AE5	GND
P26	IO_L16N_T2_13	AE9	GND
T24	IO_L17P_T2_13	AF11	GND
T25	IO_L17N_T2_13	AF16	GND
P23	IO_L18P_T2_13	AF26	GND
P24	IO_L18N_T2_13	AF3	GND
P21	IO_L19P_T3_13	AF7	GND
R21	IO_L19N_T3_VREF_13	AG1	GND
T22	IO_L20P_T3_13	AG11	GND
T23	IO_L20N_T3_13	AG13	GND
R22	IO_L21P_T3_DQS_13	AG23	GND
R23	IO_L21N_T3_DQS_13	AG5	GND
U22	IO_L22P_T3_13	AG9	GND
V22	IO_L22N_T3_13	AH11	GND
U24	IO_L23P_T3_13	AH20	GND
V24	IO_L23N_T3_13	AH3	GND
V23	IO_L24P_T3_13	AH30	GND
W24	IO_L24N_T3_13	AH7	GND
V21	IO_25_13	AJ1	GND
L5	IO_0_VRN_33	AJ11	GND
J4	IO_L1P_T0_33	AJ17	GND
J3	IO_L1N_T0_33	AJ27	GND
L1	IO_L2P_T0_33	AJ5	GND
K1	IO_L2N_T0_33	AJ9	GND
K3	IO_L3P_T0_DQS_33	AK11	GND
K2	IO_L3N_T0_DQS_33	AK14	GND
L3	IO_L4P_T0_33	AK24	GND
L2	IO_L4N_T0_33	AK3	GND
K5	IO_L5P_T0_33	AK7	GND
J5	IO_L5N_T0_33	B18	GND
K6	IO_L6P_T0_33	B28	GND
J6	IO_L6N_T0_VREF_33	B8	GND
G2	IO_L7P_T1_33	C15	GND
F2	IO_L7N_T1_33	C25	GND
H6	IO_L8P_T1_33	C5	GND

管脚	管脚名	管脚	管脚名
G6	IO_L8N_T1_33	D12	GND
J1	IO_L9P_T1_DQS_33	D2	GND
H1	IO_L9N_T1_DQS_33	D22	GND
H2	IO_L10P_T1_33	E19	GND
G1	IO_L10N_T1_33	E29	GND
H4	IO_L11P_T1_SRCC_33	E9	GND
H3	IO_L11N_T1_SRCC_33	F16	GND
G5	IO_L12P_T1_MRCC_33	F26	GND
G4	IO_L12N_T1_MRCC_33	F6	GND
F5	IO_L13P_T2_MRCC_33	G13	GND
E5	IO_L13N_T2_MRCC_33	G23	GND
F4	IO_L14P_T2_SRCC_33	G3	GND
F3	IO_L14N_T2_SRCC_33	H10	GND
E6	IO_L15P_T2_DQS_33	H20	GND
D5	IO_L15N_T2_DQS_33	H30	GND
D4	IO_L16P_T2_33	J17	GND
D3	IO_L16N_T2_33	J27	GND
E3	IO_L17P_T2_33	J7	GND
E2	IO_L17N_T2_33	K14	GND
E1	IO_L18P_T2_33	K24	GND
D1	IO_L18N_T2_33	K4	GND
C4	IO_L19P_T3_33	L11	GND
C3	IO_L19N_T3_VREF_33	L21	GND
B5	IO_L20P_T3_33	M1	GND
B4	IO_L20N_T3_33	M14	GND
A5	IO_L21P_T3_DQS_33	M18	GND
A4	IO_L21N_T3_DQS_33	M2	GND
C2	IO_L22P_T3_33	M28	GND
C1	IO_L22N_T3_33	M3	GND
B2	IO_L23P_T3_33	M4	GND
B1	IO_L23N_T3_33	M5	GND
A3	IO_L24P_T3_33	M6	GND
A2	IO_L24N_T3_33	M7	GND
L4	IO_25_VRP_33	M8	GND
M12	IO_0_VRN_34	M9	GND
B10	IO_L1P_T0_34	N1	GND
A10	IO_L1N_T0_34	N11	GND
B9	IO_L2P_T0_34	N13	GND
A9	IO_L2N_T0_34	N15	GND
A8	IO_L3P_T0_DQS_PUDC_B_34	N17	GND
A7	IO_L3N_T0_DQS_34	N19	GND
C7	IO_L4P_T0_34	N25	GND

管脚	管脚名	管脚	管脚名
B7	IO_L4N_T0_34	N5	GND
C6	IO_L5P_T0_34	N9	GND
B6	IO_L5N_T0_34	P12	GND
C9	IO_L6P_T0_34	P16	GND
C8	IO_L6N_T0_VREF_34	P18	GND
J11	IO_L7P_T1_34	P20	GND
H11	IO_L7N_T1_34	P22	GND
E11	IO_L8P_T1_34	P3	GND
D11	IO_L8N_T1_34	P7	GND
H12	IO_L9P_T1_DQS_34	R1	GND
G11	IO_L9N_T1_DQS_34	R11	GND
E10	IO_L10P_T1_34	R13	GND
D10	IO_L10N_T1_34	R17	GND
G10	IO_L11P_T1_SRCC_34	R19	GND
F10	IO_L11N_T1_SRCC_34	R29	GND
D9	IO_L12P_T1_MRCC_34	R5	GND
D8	IO_L12N_T1_MRCC_34	T10	GND
H9	IO_L13P_T2_MRCC_34	T12	GND
G9	IO_L13N_T2_MRCC_34	T16	GND
F9	IO_L14P_T2_SRCC_34	T18	GND
E8	IO_L14N_T2_SRCC_34	T20	GND
J8	IO_L15P_T2_DQS_34	T26	GND
H8	IO_L15N_T2_DQS_34	T3	GND
F8	IO_L16P_T2_34	T8	GND
F7	IO_L16N_T2_34	U1	GND
E7	IO_L17P_T2_34	U11	GND
D6	IO_L17N_T2_34	U13	GND
H7	IO_L18P_T2_34	U17	GND
G7	IO_L18N_T2_34	U19	GND
L7	IO_L19P_T3_34	U23	GND
K7	IO_L19N_T3_VREF_34	U5	GND
J10	IO_L20P_T3_34	V12	GND
J9	IO_L20N_T3_34	V14	GND
L8	IO_L21P_T3_DQS_34	V16	GND
K8	IO_L21N_T3_DQS_34	V18	GND
K11	IO_L22P_T3_34	V20	GND
K10	IO_L22N_T3_34	V3	GND
L10	IO_L23P_T3_34	V30	GND
L9	IO_L23N_T3_34	V8	GND
L12	IO_L24P_T3_34	W1	GND
K12	IO_L24N_T3_34	W11	GND
M10	IO_25_VRP_34	W13	GND

管脚	管脚名	管脚	管脚名
K16	IO_0_VRN_35	W15	GND
L15	IO_L1P_T0_AD0P_35	W17	GND
L14	IO_L1N_T0_AD0N_35	W19	GND
J13	IO_L2P_T0_AD8P_35	W27	GND
H13	IO_L2N_T0_AD8N_35	W5	GND
L13	IO_L3P_T0_DQS_AD1P_35	Y14	GND
K13	IO_L3N_T0_DQS_AD1N_35	Y16	GND
J14	IO_L4P_T0_35	Y18	GND
H14	IO_L4N_T0_35	Y24	GND
K15	IO_L5P_T0_AD9P_35	Y3	GND
J15	IO_L5N_T0_AD9N_35	Y7	GND
J16	IO_L6P_T0_35	M13	VCCINT
H16	IO_L6N_T0_VREF_35	M15	VCCINT
G17	IO_L7P_T1_AD2P_35	N12	VCCINT
G16	IO_L7N_T1_AD2N_35	N14	VCCINT
G15	IO_L8P_T1_AD10P_35	P13	VCCINT
G14	IO_L8N_T1_AD10N_35	R12	VCCINT
G12	IO_L9P_T1_DQS_AD3P_35	R16	VCCINT
F12	IO_L9N_T1_DQS_AD3N_35	T13	VCCINT
F13	IO_L10P_T1_AD11P_35	U12	VCCINT
E12	IO_L10N_T1_AD11N_35	U16	VCCINT
E13	IO_L11P_T1_SRCC_35	V13	VCCINT
D13	IO_L11N_T1_SRCC_35	V15	VCCINT
F15	IO_L12P_T1_MRCC_35	W12	VCCINT
F14	IO_L12N_T1_MRCC_35	W14	VCCINT
E16	IO_L13P_T2_MRCC_35	W16	VCCINT
E15	IO_L13N_T2_MRCC_35	Y17	VCCINT
D15	IO_L14P_T2_AD4P_SRCC_35	M11	VCCAUX
D14	IO_L14N_T2_AD4N_SRCC_35	N10	VCCAUX
F17	IO_L15P_T2_DQS_AD12P_35	R10	VCCAUX
E17	IO_L15N_T2_DQS_AD12N_35	U10	VCCAUX
D16	IO_L16P_T2_35	W10	VCCAUX
C16	IO_L16N_T2_35	Y11	VCCAUX
C17	IO_L17P_T2_AD5P_35	P11	VCCAUX_IO_G0
B16	IO_L17N_T2_AD5N_35	T11	VCCAUX_IO_G0
B17	IO_L18P_T2_AD13P_35	V11	VCCAUX_IO_G0
A17	IO_L18N_T2_AD13N_35	Y13	VCCO_0
C14	IO_L19P_T3_35	Y15	VCCO_0
C13	IO_L19N_T3_VREF_35	AA16	VCCO_10
C12	IO_L20P_T3_AD6P_35	AB13	VCCO_10
B12	IO_L20N_T3_AD6N_35	AD17	VCCO_10
B15	IO_L21P_T3_DQS_AD14P_35	AE14	VCCO_10

管脚	管脚名	管脚	管脚名
A15	IO_L21N_T3_DQS_AD14N_35	AG18	VCCO_10
C11	IO_L22P_T3_AD7P_35	AH15	VCCO_10
B11	IO_L22N_T3_AD7N_35	AJ12	VCCO_10
B14	IO_L23P_T3_35	AB23	VCCO_11
A14	IO_L23N_T3_35	AE24	VCCO_11
A13	IO_L24P_T3_AD15P_35	AF21	VCCO_11
A12	IO_L24N_T3_AD15N_35	AH25	VCCO_11
M16	IO_25_VRP_35	AJ22	VCCO_11
AK2	MGTXTXP3_109	AK19	VCCO_11
AE8	MGTXRXRP3_109	W22	VCCO_11
AK1	MGTXTXN3_109	AA26	VCCO_12
AE7	MGTXRXN3_109	AC30	VCCO_12
AJ4	MGTXTXP2_109	AD27	VCCO_12
AG8	MGTXRXRP2_109	AG28	VCCO_12
AJ3	MGTXTXN2_109	AK29	VCCO_12
AD10	MGTREFCLK0P_109	Y29	VCCO_12
AG7	MGTXRXN2_109	N30	VCCO_13
AD9	MGTREFCLK0N_109	P27	VCCO_13
AF9	MGTREFCLK1N_109	R24	VCCO_13
AF10	MGTREFCLK1P_109	T21	VCCO_13
AK6	MGTXTXP1_109	U28	VCCO_13
AJ8	MGTXRXRP1_109	V25	VCCO_13
AK5	MGTXTXN1_109	B3	VCCO_33
AJ7	MGTXRXN1_109	E4	VCCO_33
AK10	MGTXTXP0_109	F1	VCCO_33
AH10	MGTXRXRP0_109	H5	VCCO_33
AK9	MGTXTXN0_109	J2	VCCO_33
AH9	MGTXRXN0_109	L6	VCCO_33
AD2	MGTXTXP3_110	A6	VCCO_34
AD6	MGTXRXRP3_110	C10	VCCO_34
AD1	MGTXTXN3_110	D7	VCCO_34
AD5	MGTXRXN3_110	F11	VCCO_34
AE4	MGTXTXP2_110	G8	VCCO_34
AF6	MGTXRXRP2_110	J12	VCCO_34
AE3	MGTXTXN2_110	K9	VCCO_34
AA8	MGTREFCLK0P_110	A16	VCCO_35
AF5	MGTXRXN2_110	B13	VCCO_35
AA7	MGTREFCLK0N_110	D17	VCCO_35
AC7	MGTREFCLK1N_110	E14	VCCO_35
AC8	MGTREFCLK1P_110	H15	VCCO_35
AF2	MGTXTXP1_110	L16	VCCO_35
AG4	MGTXRXRP1_110	AC20	VCCO_9

管脚	管脚名	管脚	管脚名
AF1	MGTXTXN1_110	Y19	VCCO_9
AG3	MGTXRXN1_110	V17	VCCBRAM
AH2	MGTXTXP0_110	V19	VCCBRAM
AH6	MGTXRXP0_110	W18	VCCBRAM
AH1	MGTXTXN0_110	W20	VCCBRAM
AH5	MGTXRXN0_110	A26	VCCO_DDR_502
V2	MGTXTXP3_111	C30	VCCO_DDR_502
AA4	MGTXRXP3_111	D27	VCCO_DDR_502
V1	MGTXTXN3_111	G28	VCCO_DDR_502
AA3	MGTXRXN3_111	H25	VCCO_DDR_502
W4	MGTXTXP2_111	K29	VCCO_DDR_502
Y6	MGTXRXP2_111	L26	VCCO_DDR_502
W3	MGTXTXN2_111	M23	VCCO_DDR_502
U8	MGTREFCLK0P_111	N20	VCCPAUX
Y5	MGTXRXN2_111	P19	VCCPAUX
U7	MGTREFCLK0N_111	R20	VCCPAUX
W7	MGTREFCLK1N_111	U20	VCCPAUX
W8	MGTREFCLK1P_111	N16	VCCPINT
Y2	MGTXTXP1_111	P17	VCCPINT
AB6	MGTXRXP1_111	R18	VCCPINT
Y1	MGTXTXN1_111	T17	VCCPINT
AB5	MGTXRXN1_111	T19	VCCPINT
AB2	MGTXTXP0_111	U18	VCCPINT
AC4	MGTXRXP0_111	N18	VCCPLL
AB1	MGTXTXN0_111	B23	VCCO_MIO0_500
AC3	MGTXRXN0_111	E24	VCCO_MIO0_500
N4	MGTXTXP3_112	F21	VCCO_MIO0_500
P6	MGTXRXP3_112	C20	VCCO_MIO1_501
N3	MGTXTXN3_112	G18	VCCO_MIO1_501
P5	MGTXRXN3_112	J22	VCCO_MIO1_501
P2	MGTXTXP2_112	K19	VCCO_MIO1_501
T6	MGTXRXP2_112	L22	PS_DDR_VREF0_502
P1	MGTXTXN2_112	L24	PS_DDR_VREF1_502

4.2 引出端功能定义

引出端接口信号功能说明如下表所示。

表 4 引出端功能说明

子系统	引脚类型	引脚名	属性	方向	描述
PS侧 端口	功能引脚	PS_CLK	专用引脚	输入	PS PLL参考时钟输入
		PS_POR_B	专用引脚	输入	异步复位配置逻辑。(低有效)
		PS_MIO#	复用引脚	输入 / 输出	可作为外设的复用IO使用
		PS_DDR#	专用引脚	输入 / 输出	作为外部DDR memory控制专用引脚控制
	电源/地 引脚	VCCPINT	专用引脚	N/A	内部核逻辑的电源支持引脚。
		VCCPAUX	专用引脚	N/A	辅助电路的电源支持引脚。
		VCCPLL	专用引脚	N/A	PS PLL电源支持引脚。
		VCCO_MIO#	专用引脚	N/A	输出驱动的电源支持引脚（每个Bank）
		VCCO_DDR#	专用引脚	N/A	DDR IO电源支持引脚。
		PS_DDR_VREF#	专用引脚	N/A	DDR 参考电压输入
	用户IO	IO_LXXY_# IO_XX_#	用户引脚	输入 / 输出	大多数用户I/O引脚都能用作差分信号，并配对。每个BANK顶部和底部的I/O一直是单端。用户I/O引脚被命名为“IO_LXXY_#”格式，其中： “IO”表示这是一个用户IO引脚； “LXXY”表示组（Bank）上唯一的编号为XX的差分对，“Y”取P或者N，分别表示这对差分对的正负极； “#”表示引脚所在的组号；
	配置引脚	DONE_0	专用引脚	双向	DONE 信号指示配置的成功完成。（高有效）
		INIT_B_0	专用引脚	双向输出	指示配置存储器的初始化。(低有效)
		PROGRAM_B_0	专用引脚	输入	异步复位配置逻辑。(低有效)
		TCK_0	专用引脚	输入	JTAG时钟
		TDI_0	专用引脚	输入	JTAG数据输入
		TDO_0	专用引脚	输出	JTAG数据输出
		TMS_0	专用引脚	输入	JTAG模式选择
		CFGBVS_0	专用引脚	输入	该引脚为专用和复用配置Bank0, 14, 15选择预配置I/O标准类型。如果Bank0, 14, 15的VCCO是2.5V或者

子系统	引脚类型	引脚名	属性	方向	描述
PL侧 端口					3.3V，那么该引脚必须连接到VCCO_0。如果Bank0，14，15的VCCO小于或者等于1.8V，那么该引脚必须连接到地。 注意：为了避免设备损毁，该引脚必须正确连接。
	电源/地 引脚	GND	专用引脚	N/A	地。
		VCCAUX	专用引脚	N/A	辅助电路的1.8V电源支持引脚。
		VCCAUX_IO_G#	专用引脚	N/A	辅助I/O的1.8V/2.0V电源支持引脚。
		VCCINT	专用引脚	N/A	内部核逻辑的0.9V/1.0V电源支持引脚。
		VCCO_#	专用引脚	N/A	输出驱动电源支持引脚（每个Bank）
		VCCBRAM	专用引脚	N/A	PL逻辑块RAM的1.0V电源支持引脚。
		VCCBATT_0	专用引脚	N/A	解密秘钥存储器备份电源支持，当不使用时，该引脚应该接到合适的VCC或地。
		VREF	复用引脚	N/A	电压输入门限引脚，当不需要外部电压门限时，这些引脚变为用户I/O。（每个Bank）
		RSVD			
		RSVDGND	保留引脚	输入	地。
		RSVDVCC3	保留引脚	输入	VCCO_0
		RSVDVCC2	保留引脚	输入	VCCO_0
		RSVDVCC1	保留引脚	输入	VCCO_0
	模数转换器 引脚	VCCADC_0	专用引脚	N/A	XADC模拟电源
		GNDADC_0	专用引脚	N/A	XADC模拟地
		VP_0	专用引脚	输入	XADC专用差分模拟输入（正极）
		VN_0	专用引脚	输入	XADC专用差分模拟输入（负极）
		VREFP_0	专用引脚	N/A	1.25V参考输入
		VREFN_0	专用引脚	N/A	1.25V参考地
		AD0P ~ AD15P AD0N ~ AD15N	复用引脚	输入	XADC 差分辅助模拟输入 0-15
	G bit (Multi-gi gabit) 串	MSERDESXP[0:3]	专用引脚	输入	SERDES Quad 的差分接收端口正极
		MSERDESIXN[0:3]	专用引脚	输入	SERDES Quad 的差分接收端口负极
		MSERDESTXP[0:3]	专用引脚	输出	SERDES Quad 的差分发送端口正极

子系统	引脚类型	引脚名	属性	方向	描述
	行收发器 pin (SERDES)	MSERDESTXN[0:3]	专用引脚	输出	SERDES Quad 的差分发送端口负极
		MGTAVCC_G#	专用引脚	输入	发送、接收内部电路的 1.0V 模拟电源
		MGTAVTT_G#	专用引脚	输入	发送驱动电路的 1.2V 模拟电源
		MGTVCCAUX_G#	专用引脚	输入	发送端 1.8V 辅助模拟 Quad PLL (QPLL) 电源
		MGTREFCLK0/1P	专用引脚	输入	发送端差分参考时钟正极
		MGTREFCLK0/1N	专用引脚	输入	发送端差分参考时钟负极
		MGTAVTTRCAL	专用引脚	N/A	为终端电阻校验电路提供偏置电流
		MGTRREF	专用引脚	Input	为终端电阻调节电路提供的参考电阻
	其它	MRCC	复用引脚	输入	用于驱动 BUFRs、BUFIOs、BUFGs、MMCMs/PLLs 的时钟 I/O。此外还可以驱动 BUFMRs 提供多区域 BUFIO 和 BUFR 支持。当不需要作为时钟时为普通用户 I/O。当一个单端时钟连到差分 CC 对时必须接入差分对的 P 端。当用于单个时钟域时，MRCC 可以驱动单个 Bank 的 4 个 BUFIO 和 4 个 BUFR。
		SRCC	复用引脚	输入	用于驱动 BUFRs、BUFIOs、BUFGs、MMCMs/PLLs 的时钟 I/O。当不需要作为时钟时为普通用户 I/O。当一个单端时钟连到差分 CC 对时必须接入差分对的 P 端。当用于单个时钟域时，SRCC 可以驱动单个 Bank 的 4 个 BUFIO 和 4 个 BUFR。
		VRN	专用引脚	N/A	参考电阻的 N 端的 DCI 电压（每个 Bank，由参考电阻上拉）
		VRP	专用引脚	N/A	参考电阻的 P 端的 DCI 电压（每个 Bank，由参考电阻下拉）
		DXP_0, DXN_0	专用引脚	输入	温敏二极管管脚（正极 DXP，负极 DXN）。使用位于 Bank0 的 DXP、DXN 访问二极管。不使用时接 0。为使用此二极管，必须添加适当的外部热监测 IC 电路。推荐使用 XADC 内部的温度传感器来监测温度。
		T0, T1, T2, T3	复用引脚	输入	属于存储字节组的 0~3。
		T0_DQS, T1_DQS, T2_DQS, T3_DQS	复用引脚	输入	DDR DQS 选通管脚，属于存储字节组的 T0~T3。

4.3 焊盘推荐




图 4 HWD7Z045FFG900 推荐焊盘图

4.4 焊接推荐

HWD7Z045FFG900焊球材料为Sn96.5/Ag3.0/Cu0.5无铅焊球，推荐回流焊曲线如下。

回流加热方式	热风对流，红外/热风对流
加热速度	最大 3℃/s
预热温度 150℃~200℃	60s~120s
熔点以上温度保持时间（回流时间）	60s~120s
低于峰值温度 5℃以内的保持时间	最大 30s
引脚或焊球峰值温度	最低 235℃，典型温度 245℃，不超过 260℃
降温速度	最大 6℃/s
室温到峰值温度时间	最小 3.5 分钟，典型值 5 分钟，不超过 8 分钟
建议焊膏	ALPHA OM338 SAC305
备注	请根据选用的焊膏特性作相应的调整




图 5 HWD7Z045FFG900 推荐焊接温度曲线

5 绝对最大额定值及推荐工作范围

5.1 绝对最大额定值

表 5 绝对最大额定值^{1,2}

序号	标志符号	特性描述	最小	最大	单位
处理器系统 PS					
1	V _{CCPINT}	内核电源	-0.5	1.1	V
2	V _{CCPAUX}	辅助电源	-0.5	2.0	V
3	V _{CCPLL}	锁相环电源	-0.5	2.0	V
4	V _{CCO_DDR}	DDR 电源	-0.5	2.0	V
5	V _{CCO_MIO}	MIO 电源	-0.5	3.6	V
6	V _{PIN}	MIO IO 输入电压	-0.55	V _{CCO_MIO} +0.55	V
		DDR IO 输入电压	-0.4	V _{CCO_MIO} +0.55	V
7	V _{PREF}	输入参考电压	-0.5	2.0	V
可编程逻辑 PL					
8	V _{CCINT}	内核电源	-0.5	1.1	V
9	V _{CCAUX}	辅助电源	-0.5	2.0	V
10	V _{BRAM}	辅助用户 IO 电源, 当设置为 1.8V 时	-0.5	2.06	V
10	V _{CCO}	内部块 RAM 电源	-0.5	1.1	V
11	V _{CCAUX_IO}	HRIO 电源	-0.5	3.6	V
12		HPIO 电源	-0.5	2.0	V
13	V _{REF}	输入参考电压	-0.5	2.0	V
14	V _{IN} ⁽²⁾	高性能用户 IO 输入电压	-0.55	V _{CCO} +0.55	V
		宽范围用户 IO 输入电压	-0.4	V _{CCO} +0.55	V
15	V _{CCBATT}	密钥存储备用电池电压	-0.5	2.0	V
SERDES 高速收发器					
16	V _{MGTAVCC}	高速收发器模拟电路电源	-0.5	1.1	V
17	V _{MGTAVTT}	高速收发器端接电路电源	-0.5	1.32	V
18	V _{MGTVCCAUX}	高速收发器 QPLL 辅助电源	-0.5	1.935	V
19	V _{MGTREFCLK}	高速收发器参考时钟绝对输入电压	-0.5	1.32	V
20	V _{MGTAVTTTRCAL}	高速收发器电阻校准电路模拟电源	-0.5	1.32	V
21	V _{MGTIN}	高速收发器绝对输入电压	-0.5	1.26	V
22	I _{DCIN-FLOAT}	RX 端浮空时 RX 输入引脚直流耦合输入电流	--	14	mA
23	I _{DCIN-MGTAVTT}	RX 端为 VMGTAVTT 时 RX 输入引脚直流	--	12	mA

序号	标志符号	特性描述	最小	最大	单位
		耦合输入电流			
24	$I_{DCIN-GND}$	RX 端为 GND 时 RX 输入引脚直流耦合输入电流	--	12	mA
25	$I_{DCOUT-FLOAT}$	RX 端浮空时 TX 输出引脚直流耦合输出电流	--	14	mA
26	$I_{DCOUT-MGTAVTT}$	RX 端为 VMGTAVTT 时 TX 输出引脚直流耦合输出电流	--	12	mA
片上 ADC 模块					
27	V_{CCADC}	ADC 相对 GNDADC 的电源电压	-0.5	2.0	V
28	V_{REFP}	相对 GNDADC 外部提供的参考电压	-0.5	2.0	V
温度范围					
29	T_{STG}	储存环境温度	-65	150	°C
30	T_{SOL}	封装引脚无铅焊球最大焊接温度	--	260	°C
31	T_J	器件最大结温（军温/M3 级）	-55	125	°C
		器件最大结温（工业 I 级）	-40	85	°C
32	θ_{JC}	热阻	--	0.10	°C/W

注 1：超过绝对最大额定值的应力可能会对器件造成永久性的损坏。上表内容只是用于压力评级，不包含器件在这些或任何超出上述条件下的功能操作。长时间暴露在绝对最大额定值条件下可能会影响器件的可靠性。

注 2：最大极限适用于输入直流信号。输入交流信号最大过冲和过冲规格见下表 6 和表 7。

表 6 用户 I/O 最大允许的交流过冲输入电压和下冲输入电压 (HPIO) ^{1,2}

序号	交流过冲电压 (V)	% of UI	交流下冲电压 (V)	% of UI
1	$V_{CCO} + 0.55$	100	- 0.55	100
2	$V_{CCO} + 0.60$	50.0 ³	- 0.60	50.0 ³
3	$V_{CCO} + 0.65$	50.0 ³	- 0.65	50.0 ³
4	$V_{CCO} + 0.70$	47.0	- 0.70	50.0 ³
5	$V_{CCO} + 0.75$	21.2	- 0.75	50.0 ³
6	$V_{CCO} + 0.80$	9.71	- 0.80	50.0 ³
7	$V_{CCO} + 0.85$	4.51	- 0.85	28.4
8	$V_{CCO} + 0.90$	2.12	- 0.90	12.7
9	$V_{CCO} + 0.97$	1.01	- 0.97	5.79

注 1：每个 IO Bank 合计不能超过 200 mA。

注 2：过冲或下冲的峰值电压、在 $V_{CCO} + 0.20V$ 以上或 $GND - 0.20V$ 以下的持续时间不得超过上表中的值。

注 3：UI 持续时间小于 20 μs 。

表 7 用户 I/O 最大允许的交流过冲输入电压和下冲输入电压 (HRIO) ^{1,2}

序号	交流过冲电压 (V)	% of UI	交流下冲电压 (V)	% of UI
1	$V_{CCO} + 0.55$	100	- 0.40	100
			- 0.45	61.7
			- 0.50	25.8
			- 0.55	11.0
2	$V_{CCO} + 0.60$	46.6	- 0.60	4.77
3	$V_{CCO} + 0.65$	21.2	- 0.65	2.10
4	$V_{CCO} + 0.70$	9.75	- 0.70	0.94
5	$V_{CCO} + 0.75$	4.55	- 0.75	0.43
6	$V_{CCO} + 0.80$	2.15	- 0.80	0.20
7	$V_{CCO} + 0.85$	1.02	- 0.85	0.09
8	$V_{CCO} + 0.90$	0.49	- 0.90	0.04
9	$V_{CCO} + 0.97$	0.24	- 0.97	0.02

注 1: 每个 IO Bank 合计不能超过 200 mA。

注 2: 过冲或下冲的峰值电压、在 $V_{CCO} + 0.20V$ 以上或 $GND - 0.20V$ 以下的持续时间不得超过上表中的值。

表 8 配置专用引脚最大允许的交流过冲输入电压和下冲输入电压 ^{1,2}

序号	交流过冲电压 (V)	% of UI	交流下冲电压 (V)	% of UI
1	$V_{CCO} + 0.55$	100	-0.40	100
			-0.45	61.7
			-0.50	25.8
			- 0.55	11.0
2	$V_{CCO} + 0.60$	46.6	- 0.60	4.77
3	$V_{CCO} + 0.65$	21.2	- 0.65	2.10
4	$V_{CCO} + 0.70$	9.75	- 0.70	0.94
5	$V_{CCO} + 0.75$	4.55	- 0.75	0.43
6	$V_{CCO} + 0.80$	2.15	- 0.80	0.20
7	$V_{CCO} + 0.85$	1.02	- 0.85	0.09
8	$V_{CCO} + 0.90$	0.49	- 0.90	0.04
9	$V_{CCO} + 0.97$	0.24	- 0.97	0.02

注 1: 配置专用引脚 Bank 合计不能超过 200 mA。

注 2: 过冲或下冲的峰值电压、在 $V_{CCO} + 0.20V$ 以上或 $GND - 0.20V$ 以下的持续时间不得超过上表中的值。

5.2 推荐工作范围

表 9 推荐工作条件^{1,2,3,4,5,6,7}

序号	标志符号	特性描述	最小	典型	最大	单位
处理器系统 PS						
1	V _{CCPINT}	内核电源	0.97	1.00	1.03	V
2	V _{CCPAUX}	辅助电源	1.71	1.80	1.89	V
3	V _{CCPLL}	锁相环电源	1.71	1.80	1.89	V
4	V _{CCO_DDR}	DDR 电源	1.14	-	1.89	V
5	V _{CCO_MIO}	MIO 电源	1.71	-	3.465	V
6	V _{PIN}	MIO IO 输入电压	-0.2	—	V _{CCO} +0.2	V
		DDR IO 输入电压	-0.2	—	V _{CCO} +0.2	V
可编程逻辑 PL						
7	V _{CCINT}	内核电源	0.97	1.00	1.03	V
8	V _{CCAUX}	辅助电源	1.71	1.80	1.89	V
9	V _{CCBRAM}	内部块 RAM 电源	0.97	1.00	1.03	V
10	V _{CCO}	HRIO 电源	1.14	-	3.465	V
		高性能用户 HPIO 电源	1.14	—	1.89	V
11	V _{IN}	IO 输入电压	-0.2	—	V _{CCO} +0.2	V
		当 V _{CCO} 为 3.3V 时，对于 V _{REF} 和差分电平标准（TMDS33 除外）的 IO 输入电压	-0.2	—	2.625	V
12	V _{CCAUX_IO}	IO 辅助电源，当设置为 1.8V 时	1.71	1.80	1.89	V
		IO 辅助电源，当设置为 2.0V 时	1.94	2.00	2.06	V
13	V _{CCBATT}	密钥存储备用电池电压	1.0	-	1.89	V
高速串行收发器						
14	V _{MGTAVCC}	高速收发器 QPLL 模拟电源电压 QPLL 频率范围≤10.3125GHz	0.97	1.00	1.08	V
		高速收发器 QPLL 模拟电源电压 QPLL 频率范围>10.3125GHz	1.02	1.03	1.08	V
15	V _{MGTAVTT}	高速收发器端接电路电源	1.17	1.20	1.23	V
16	V _{MGTVCCAUX}	高速收发器 QPLL 辅助电源	1.75	1.80	1.85	V
17	V _{MGTAVTTRCAL}	高速收发器电阻校准电路模拟电源	1.17	1.20	1.23	V
片上 ADC 模块						
18	V _{CCADC}	ADC 相对 GNDADC 的电源电压	1.71	1.80	1.89	V
19	V _{REFP}	外部提供的参考电压	1.20	1.25	1.30	V
工作温度范围						

序号	标志符号	特性描述	最小	典型	最大	单位
20	T_j	器件工作结温	-55	—	125	°C

注 1 PS 电源和 PL 电源独立。

注 2 V_{CCINT} 和 V_{CCBRAM} 应该连接到相同的供电电源。

注 3 即使 V_{CCO} 下降到 0V，配置数据仍然会被保留。 V_{CCO} 包含 1.2V、1.35V、1.5V、1.8V、2.5V、3.3V 范围 $\pm 5\%$ 的。

注 4 每个 IO Bank 总和不能超过 200 mA。

注 5 只有在使用位流加密时才需要 V_{CCBATT} ；如果没有使用电池， V_{CCBATT} 连接到大地的或 V_{CCAUX} 。

注 6 列出的每个电压都需要采用本器件的产品应用手册中描述的滤波电路。

注 7 $V_{MGTAVTT}$ 与 $V_{MGTAVTTRCAL}$ 短接使用。

表 10 器件典型静态所需供电电流^{1,2}

序号	标志符号	特性描述	参考典型值 ^{1,2}	单位
1	I_{CCINTQ}	V_{CCINT} 静态供电电流	4000	mA
2	I_{CCAUXQ}	V_{CCAUX} 静态供电电流	250	mA
3	I_{CCOQ}	V_{CCO} 静态供电电流	20	mA
4	I_{CCAUX_IOQ}	V_{CCAUX_IO} 静态供电电流	5	mA
5	$I_{CCBRAMQ}$	V_{CCBRAM} 静态供电电流	250	mA
6	I_{CCADC}	ADC 模拟电源电流，模拟电路处于通电状态	25	mA
7	I_{FS}	eFUSE 编程 V_{CCAUX} 供电电流	115	mA

注 1：参考典型值是在标称的正常电压和 IO 资源选择为单端工作模式的条件下。

注 2：参考典型值是器件为空白配置、没有输出电流负载、没有活跃的输入上拉电阻、所有 I/O 引脚为三态和悬空的条件下。

表 11 器件上电需求最小电流

器件	$I_{CCINTMIN}$	$I_{CCAUXMIN}$	I_{CCOMIN}	$I_{CCBRAMMIN}$	单位
HWD7Z045	$I_{CCINTQ} + 120$	$I_{CCAUXQ} + 40$	$I_{CCOQ} + 40$ mA /IO Bank	$I_{CCBRAMQ} + 60$	mA

表 12 器件上电上升时间^{1,2,3}

序号	标志符号	特性描述	条件	最小	最大	单位
1	$t_{VCCINT}^{(1)}$	从 GND 到 90% V_{CCINT} 的爬升时间		0.2	50	ms
2	$t_{VCCPAUX}$	从 GND 到 90% V_{CCPAUX} 的爬升时间		0.2	50	ms
3	t_{VCCO_DDR}	从 GND 到 90% V_{VCCO_DDR} 的爬升时间		0.2	50	ms
4	t_{VCCO_MIO}	从 GND 到 90% V_{VCCO_MIO} 的爬升时间		0.2	50	ms
5	t_{VCCINT}	从 GND 到 90% V_{CCINT} 的爬升时间	--	0.2	50	ms
6	t_{VCCO}	从 GND 到 90% V_{CCO} 的爬升时间	--	0.2	50	ms
7	t_{VCCAUX}	从 GND 到 90% V_{CCAUX} 的爬升时间	--	0.2	50	ms
8	t_{VCCAUX_IO}	从 GND 到 90% V_{CCAUX_IO} 的爬升时间	--	0.2	50	ms
9	$t_{VCCBRAM}$	从 GND 到 90% V_{CCBRAM} 的爬升时间	--	0.2	50	ms

序号	标志符号	特性描述	条件	最小	最大	单位
10	$t_{MGTAVCC}^{(2)}$	从 GND 到 90% $V_{MGTAVCC}$ 的爬升时间	--	0.2	50	ms
11	$t_{MGTAVTT}$	从 GND 到 90% $V_{MGTAVTT}$ 的爬升时间	--	0.2	50	ms
12	$t_{MGTVCCAUX}$	从 GND 到 90% $V_{MGTVCCAUX}$ 的爬升时间	--	0.2	50	ms

注 1: PS 和 PL 的供电是完全独立的, 故两边电源之间没有上电顺序要求。

注 2: PS 推荐上电顺序是按 VCCPINT、VCCPAUX、VCCAUX_IO、VCCPLL 和 PS VCCO(VCCO_MIO0、VCCO_MIO1、VCCO_DDR) 以在上电过程中消耗最小的电流和确保 IO 为三态; 推荐掉电顺序与推荐上电顺序相反。PS_POR_B 端口需要保持为 GND 直到上电完成。

注 3: PL 推荐的上电电源顺序为 VCCINT、VCCBRAM、VCCAUX 和 VCCO, 以实现最小的上电电流并确保 I/Os 在上电过程中状态为三态。推荐的掉电电源顺序与上电电源顺序相反。如果 VCCINT、VCCAUX_IO 和 VCCBRAM 为相同的电压值它们可以被同一个电源驱动和同时上电。

6 电特性参数

6.1 直流电特性参数

表 13 直流电特性参数

特 性	符 号	条 件 (除非另有规定, $V_{CCINT}=0.97V\sim1.03V$, $V_{CCBRAM}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V$, $V_{CCO}=1.14V\sim3.465V$, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极 限 值		单 位
			最小	最大	
数据保持 V_{CCINT} 电压	V_{DRINT}	-	0.75	—	V
数据保持 V_{CCAUX} 电压	V_{DRI}	-	1.5	—	V
V_{REF} 引脚漏 电流	I_{REF}	$V_{CCINT}=1.03V$, $V_{CCBRAM}=1.03V$, $V_{CCAUX}=1.89V$, $V_{CCO}=1.89V$, $V_{REF}=0.9V$, $V_{CCPINT}=1.03V$, $V_{CCPAUX}=1.89V$, $V_{CCAUX_IO}=1.89V$, $V_{CCO_DDR}=1.89V$, $V_{CCO_MIO}=1.89V$	—	15	μA
引脚输入或 输出漏电流	I_L	$V_{CCINT}=1.03V$, $V_{CCBRAM}=1.03V$, $V_{CCAUX}=1.89V$, $V_{CCO}=1.89V$, $V_{CCAUX_IO}=1.89V$	—	15	μA
引脚上拉电 流	I_{RPU}	管脚上拉使能时, $V_{IN}=0V$, $V_{CCO}=3.3V$, $V_{CCINT}=1.00V$, $V_{CCBRAM}=1.00V$, $V_{CCAUX}=1.80V$, $V_{CCAUX_IO}=1.80V$	80	330	μA
		管脚上拉使能时, $V_{IN}=0V$, $V_{CCO}=1.8V$, $V_{CCAUX_IO}=1.80V$, $V_{CCINT}=1.00V$, $V_{CCBRAM}=1.00V$, $V_{CCAUX}=1.80V$	34	220	μA
		管脚上拉使能时, $V_{IN}=0V$, $V_{CCO}=1.2V$, $V_{CCINT}=1.00V$, $V_{CCBRAM}=1.00V$, $V_{CCAUX}=1.80V$, $V_{CCAUX_IO}=1.80V$	12	120	μA
引脚下拉 电流	I_{RPD}	管脚下拉使能时, $V_{IN}=3.3V$, $V_{CCO}=3.3V$, $V_{CCAUX_IO}=1.80V$ $V_{CCINT}=1.00V$, $V_{CCBRAM}=1.00V$, $V_{CCAUX}=1.80V$	68	330	μA

特 性	符号	条 件 (除非另有规定, $V_{CCINT}=0.97V\sim1.03V$, $V_{CCBRAM}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V$, $V_{CCO}=1.14V\sim3.465V$, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单 位
			最小	最大	
ADC 模拟电源电流, 模拟电路处于通电状态	I_{CCADC}	$V_{CCINT}=1.00V$, $V_{CCBRAM}=1.00V$, $V_{CCAUX}=1.80V$, $V_{CCAUX_IO}=1.80V$, $V_{CCO}=1.80V$, $V_{CCADC}=1.89V$, $V_{REFP}=1.25V$	—	25	mA

表 14 PS 单端输入低电平电压

特 性	符号	条 件 (除非另有规定, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单 位
			最小	最大	
MIO 输入低电平电压	V_{IL}	HSTL_I_18, $V_{CCO_MIO}=1.8\times(1\pm5\%)V$ $V_{PREF}=V_{CCO_MIO}/2$	-0.3	$V_{PREF}-0.100$	V
		LVC MOS33, $V_{CCO_MIO}=3.3\times(1\pm5\%)V$	-0.3	0.8	V
		LVC MOS25, $V_{CCO_MIO}=2.5\times(1\pm5\%)V$	-0.3	0.7	V
		LVC MOS18, $V_{CCO_MIO}=1.8\times(1\pm5\%)V$	-0.3	$35\%\times V_{CCO_MIO}$	V

表 15 PL 单端输入低电平电压

特 性	符号	条 件 (除非另有规定, $V_{CCINT}=0.97V\sim1.03V$, $V_{CCBRAM}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V$, $V_{CCO}=1.14V\sim3.465V$)	极限值		单 位
			最小	最大	
输入低电平电压	V_{IL}	LV TTL, $V_{CCO}=3.3\times(1\pm5\%)V$	-0.3	0.8	V
		LVC MOS33, $V_{CCO}=3.3\times(1\pm5\%)V$	-0.3	0.8	V
		LVC MOS25, $V_{CCO}=2.5\times(1\pm5\%)V$	-0.3	0.7	V
		LVC MOS18, $V_{CCO}=1.8\times(1\pm5\%)V$	-0.3	$35\%V_{CCO}$	V
		LVC MOS15, $V_{CCO}=1.5\times(1\pm5\%)V$	-0.3	$35\%V_{CCO}$	V
		LVC MOS12, $V_{CCO}=1.2\times(1\pm5\%)V$	-0.3	$35\%V_{CCO}$	V
		HSTL_II, $V_{CCO}=1.5\times(1\pm5\%)V$	-0.3	$V_{REF}-0.1$	V
		SSTL15, $V_{CCO}=1.5\times(1\pm5\%)V$	-0.3	$V_{REF}-0.1$	V
		HSTL_I_18, $V_{CCO}=1.8\times(1\pm5\%)V$	-0.3	$V_{REF}-0.1$	V
		SSTL18_I, $V_{CCO}=1.8\times(1\pm5\%)V$	-0.3	$V_{REF}-0.125$	V
		SSTL18_II, $V_{CCO}=1.8\times(1\pm5\%)V$	-0.3	$V_{REF}-0.125$	V
		SSTL135, $V_{CCO}=1.35\times(1\pm5\%)V$	-0.3	$V_{REF}-0.09$	V

表 16 PS 单端输入高电平电压

特 性	符 号	条 件 (除非另有规定, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单 位
			最小	最大	
MIO 输入 高电平电压	V_{IH}	HSTL_I_18, $V_{CCO_MIO}=1.8\times(1\pm5\%)V$ $V_{PREF}=V_{CCO_MIO}/2$	$V_{PREF}+0.100$	$V_{CCO_MIO}+0.3$	V
		LVC MOS33, $V_{CCO_MIO}=3.3\times(1\pm5\%)V$	2.0	3.450	V
		LVC MOS25, $V_{CCO_MIO}=2.5\times(1\pm5\%)V$	1.7	$V_{CCO_MIO}+0.3$	V
		LVC MOS18, $V_{CCO_MIO}=1.8\times(1\pm5\%)V$	$65\% V_{CCO_MIO}$	$V_{CCO_MIO}+0.3$	V

表 17 PL 单端输入高电平电压

特 性	符号	条 件 (除非另有规定, $V_{CCINT}=0.97V\sim1.03V,V_{CCBRAM}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V,V_{CCO}=1.14V\sim3.465V$)		极限值		单位
				最小	最大	
输入高 电平电压	V_{IH}	LVCMOS18, $V_{CCO}=1.8\times(1\pm5\%)V$		$65\%V_{CCO}$	$V_{CCO}+0.3$	V
		LVCMOS25, $V_{CCO}=2.5\times(1\pm5\%)V$		1.7	$V_{CCO}+0.3$	V
		LVCMOS33/LVTTL, $V_{CCO}=3.3\times(1\pm5\%)V$		2.0	3.450	V
		LVCMOS15, $V_{CCO}=1.5\times(1\pm5\%)V$		$65\%V_{CCO}$	$V_{CCO}+0.3$	V
		LVCMOS12, $V_{CCO}=1.2\times(1\pm5\%)V$		$65\%V_{CCO}$	$V_{CCO}+0.3$	V
		$HSTL_II$, $V_{CCO}=1.5\times(1\pm5\%)V$	$V_{REF}=V_{CCO}/2$	$V_{REF}+0.1$	$V_{CCO}+0.3$	V
		$SSTL15$, $V_{CCO}=1.5\times(1\pm5\%)V$		$V_{REF}+0.1$	$V_{CCO}+0.3$	V
		$HSTL_I_{18}$, $V_{CCO}=1.8\times(1\pm5\%)V$	$V_{REF}=V_{CCO}/2$	$V_{REF}+0.1$	$V_{CCO}+0.3$	V
		$SSTL18_I$, $V_{CCO}=1.8\times(1\pm5\%)V$		$V_{REF}+0.125$	$V_{CCO}+0.3$	V
		$SSTL18_II$, $V_{CCO}=1.8\times(1\pm5\%)V$		$V_{REF}+0.125$	$V_{CCO}+0.3$	V
		$SSTL135$, $V_{CCO}=1.35\times(1\pm5\%)V$	$V_{REF}=V_{CCO}/2$	$V_{REF}+0.09$	$V_{CCO}+0.3$	V

表 18 PS 单端输出低电平电压

特 性	符号	条 件 (除非另有规定, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单位
			最小	最大	
MIO 输出 低电平电压	V_{OL}	HSTL_I_18, $V_{CCO_MIO}=1.8\times(1\pm5\%)V$ $V_{PREF}=V_{CCO_MIO}/2$	—	0.400	V
		LVC MOS33, $V_{CCO_MIO}=3.3\times(1\pm5\%)V$	—	0.400	V
		LVC MOS25, $V_{CCO_MIO}=2.5\times(1\pm5\%)V$	—	0.400	V
		LVC MOS18, $V_{CCO_MIO}=1.8\times(1\pm5\%)V$	—	0.450	V

表 19 PL 单端输出低电平电压

特 性	符号	条 件 (除非另有规定, $V_{CCINT}=0.97V\sim1.03V$, $V_{CCBRAM}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V$, $V_{CCO}=1.14V\sim3.465V$)	极限值		单位
			最小	最大	
输出低 电平电压	V_{OL}	LVC MOS18, $V_{CCO}=1.8\times(1\pm5\%)V$, $I_{OL}=16mA$	—	0.45	V
		LVC MOS25, $V_{CCO}=2.5\times(1\pm5\%)V$, $I_{OL}=16mA$	—	0.4	V
		LVC MOS33, $V_{CCO}=3.3\times(1\pm5\%)V$, $I_{OL}=16mA$	—	0.4	V
		LVTTL, $V_{CCO}=3.3\times(1\pm5\%)V$, $I_{OL}=24mA$	—	0.4	V
		LVC MOS15, $V_{CCO}=1.5\times(1\pm5\%)V$, $I_{OL}=16mA$	—	$25\%V_{CCO}$	V
		LVC MOS12, $V_{CCO}=1.2\times(1\pm5\%)V$, $I_{OL}=8mA$	—	0.4	V
		HSTL_II, $V_{CCO}=1.5\times(1\pm5\%)V$, $V_{REF}=V_{CCO}/2$, $I_{OL}=16mA$	—	0.4	V
		SSTL15, $V_{CCO}=1.5\times(1\pm5\%)V$, $V_{REF}=V_{CCO}/2$, $I_{OL}=13mA$	—	$V_{CCO}/2-0.175$	V
		HSTL_I_18, $V_{CCO}=1.8\times(1\pm5\%)V$, $V_{REF}=V_{CCO}/2$, $I_{OL}=8mA$	—	0.4	V
		SSTL18_I, $V_{CCO}=1.8\times(1\pm5\%)V$, $V_{REF}=V_{CCO}/2$, $I_{OL}=8mA$	—	$V_{CCO}/2-0.47$	V
		SSTL18_II, $V_{CCO}=1.8\times(1\pm5\%)V$, $V_{REF}=V_{CCO}/2$, $I_{OL}=13.4mA$	—	$V_{CCO}/2-0.6$	V
		SSTL135, $V_{CCO}=1.35\times(1\pm5\%)V$, $V_{REF}=V_{CCO}/2$, $I_{OL}=13mA$	—	$V_{CCO}/2-0.15$	V

表 20 PS 单端输出高电平电压

特 性	符 号	条 件 (除非另有规定, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单位
			最小	最大	
MIO 输出高电平电压	V_{OH}	HSTL_I_18, $V_{CCO_MIO}=1.8\times(1\pm5\%)V$ $V_{PREF}=V_{CCO_MIO}/2$	$V_{CCO_MIO}-0.400$	—	V
		LVC MOS33, $V_{CCO_MIO}=3.3\times(1\pm5\%)V$	$V_{CCO_MIO}-0.400$	—	V
		LVC MOS25, $V_{CCO_MIO}=2.5\times(1\pm5\%)V$	$V_{CCO_MIO}-0.400$	—	V
		LVC MOS18, $V_{CCO_MIO}=1.8\times(1\pm5\%)V$	$V_{CCO_MIO}-0.450$	—	V

表 21 PL 单端输出高电平电压

特 性	符 号	条 件 (除非另有规定, $V_{CCINT}=0.97V\sim1.03V$, $V_{CCBRAM}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V$, $V_{CCO}=1.14V\sim3.465V$)	极限值		单位
			最小	最大	
输出高电平电压	V_{OH}	LVC MOS18, $V_{CCO}=1.8\times(1\pm5\%)V$, $I_{OH}=-16mA$	$V_{CCO}-0.45$	—	V
		LVC MOS25, $V_{CCO}=2.5\times(1\pm5\%)V$, $I_{OH}=-16mA$	$V_{CCO}-0.4$	—	V
		LVTTL, $V_{CCO}=3.3\times(1\pm5\%)V$, $I_{OH}=-24mA$	2.4	—	V
		LVC MOS33, $V_{CCO}=3.3\times(1\pm5\%)V$, $I_{OH}=-16mA$	$V_{CCO}-0.4$	—	V
		LVC MOS15, $V_{CCO}=1.5\times(1\pm5\%)V$, $I_{OH}=-16mA$	$75\% V_{CCO}$	—	V
		LVC MOS12, $V_{CCO}=1.2\times(1\pm5\%)V$, $I_{OH}=-8mA$	$V_{CCO}-0.4$	—	V
		HSTL_II, $V_{CCO}=1.5\times(1\pm5\%)V$, $V_{REF}=V_{CCO}/2$, $I_{OH}=-16mA$	$V_{CCO}-0.4$	—	V
		SSTL15, $V_{CCO}=1.5\times(1\pm5\%)V$, $V_{REF}=V_{CCO}/2$, $I_{OH}=-13mA$	$V_{CCO}/2+0.175$	—	V
		HSTL_I_18, $V_{CCO}=1.8\times(1\pm5\%)V$, $V_{REF}=V_{CCO}/2$, $I_{OH}=-8mA$	$V_{CCO}-0.4$	—	V
		SSTL18_I, $V_{CCO}=1.8\times(1\pm5\%)V$, $V_{REF}=V_{CCO}/2$, $I_{OH}=-8mA$	$V_{CCO}/2+0.47$	—	V
		SSTL18_II, $V_{CCO}=1.8\times(1\pm5\%)V$, $V_{REF}=V_{CCO}/2$, $I_{OH}=-13.4mA$	$V_{CCO}/2+0.6$	—	V
		SSTL135, $V_{CCO}=1.35\times(1\pm5\%)V$, $V_{REF}=V_{CCO}/2$, $I_{OH}=-13mA$	$V_{CCO}/2+0.15$	—	V

表 22 器件典型静态所需供电电流

特 性	符号	条 件 (除非另有规定, $V_{CCINT}=0.97V\sim1.03V$, $V_{CCBRAM}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V$, $V_{CCO}=1.14V\sim3.465V$, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单位
			最小	最大	
V_{CCPINT} 静态供电电流	$I_{CCPINTQ}$	IO 资源选择为单端工作模式; 器件为空白配置、没有输出电流负载、没有活跃的输入上拉电阻、所有 I/O 引脚为三态和悬空的条件下。	—	400	mA
V_{CCPAUX} 静态供电电流	$I_{CCPAUXQ}$			50	mA
V_{CCPLL} 静态供电电流	I_{CCPLLQ}			50	mA
V_{CCINT} 静态供电电流	I_{CCINTQ}		—	200	mA
V_{CCAUX} 静态供电电流	I_{CCAUXQ}		—	50	mA
V_{CCADC} 静态供电电流	I_{CCADCQ}			50	mA
V_{CCO} 静态供电电流	I_{CCOQ}		—	50	mA
V_{CCBRAM} 静态供电电流	$I_{CCBRAMQ}$		—	50	mA

表 23 IOB 差分接口标准输出性能指标 (LVDS)

特 性	符号	条 件 (除非另有规定, V _{CCINT} =0.97V~1.03V, V _{CCBRAM} =0.97V~1.03V, V _{CCAUX} =1.71V~1.89V, V _{CCO} =2.375V~2.625V)	极限值		单位
			最小	最大	
LVDS					
输出高电平电压	V _{OH}	RT=100Ω, 跨接于 Q 和 QB 端口	—	1.675	V
输出低电平电压	V _{OL}	RT=100Ω, 跨接于 Q 和 QB 端口	0.825	—	V
输出差模电压	V _{ODIFF}	RT=100Ω, 跨接于 Q 和 QB 端口	247	600	mV
输出共模电压	V _{OCM}	RT=100Ω, 跨接于 Q 和 QB 端口	1.000	1.425	V
输入差模电压	V _{IDIFF}	输入共模电压= 1.25V	100	600	mV
输入共模电压	V _{ICM}	输入差模电压= ±350 mV	0.300	1.425	V

表 24 IOB 差分接口标准输出性能指标 (LVDS_25)

特 性	符号	条 件 (除非另有规定, V _{CCINT} =0.97V~1.03V, V _{CCBRAM} =0.97V~1.03V, V _{CCAUX} =1.71V~1.89V, V _{CCO} =2.375V~2.625V)	极限值		单位
			最小	最大	
LVDS_25					
输出高电平电压	V _{OH}	R _T =100Ω, 跨接于 Q 和 QB 端口	—	1.675	V
输出低电平电压	V _{OL}	R _T =100Ω, 跨接于 Q 和 QB 端口	0.700	—	V
输出差模电压	V _{ODIFF}	R _T =100Ω, 跨接于 Q 和 QB 端口	247	600	mV
输出共模电压	V _{OCM}	R _T =100Ω, 跨接于 Q 和 QB 端口	1.000	1.425	V
输入差模电压	V _{IDIFF}	—	100	600	mV
输入共模电压	V _{ICM}	—	0.300	1.5	V

表 25 SERDES 直流特性

特 性	符号	条 件 (除非另有规定, $V_{CCINT}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V$, $V_{CCMGTAVCC}=0.97V\sim1.03V$, $V_{CCMGTAVTT}=1.17V\sim1.23V$, $V_{CCO}=2.375V\sim2.625V$)	极限值			单位
			最小	典型值	最大	
差分峰峰输出电压	DV_{PPOUT}	TX 输出摆幅最大	1000	—	—	mV
共模输出电压 DC	$V_{CMOUTDC}$	公式	$V_{MGTAVTT} - DV_{PPOUT} / 4$			mV
差分输出电阻	R_{OUT}	—	—	100	—	Ω
输出端 TXP 和 TXN 偏斜	T_{OSKEW}	—	—	—	12	ps
差分峰峰输入电压	DV_{PPIN}	$>10.3125\text{ Gb/s}$	150	—	1250	mV
		$6.6\text{ Gb/s} \sim 10.3125\text{ Gb/s}$	150	—	1250	mV
		$\leq 6.6\text{ Gb/s}$	150	—	2000	mV
差分输入电阻	R_{IN}	—	—	100	—	Ω
推荐 AC 耦合电容	C_{EXT}	—	—	100	—	nf

表 26 SERDES 时钟直流特性

特 性	符号	条 件 (除非另有规定, $V_{CCINT}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V$, $V_{CCMGTAVCC}=0.97V\sim1.03V$, $V_{CCMGTAVTT}=1.17V\sim1.23V$, $V_{CCO}=2.375V\sim2.625V$)	极限值			单位
			最小	典型值	最大	
差分峰峰电压输入	V_{IDIFF}	—	250	—	2000	mV
差分输入电阻	R_{IN}	—	—	100	—	Ω
推荐 AC 耦合电容	C_{EXT}	—	—	100	—	nf

6.2 开关特性参数

表27 网络应用接口性能¹

特性描述	标志符号	条 件	极限值	单位
SDR LVDS 发送端速率	$DR_{SDR_LVDS_TX}$	使用 OSERDES, 数据位宽 4 到 8	625	Mb/s
DDR LVDS 发送端速率	$DR_{DDR_LVDS_TX}$	使用 OSERDES, 数据位宽 4 到 14	1250 (HPIO)	Mb/s
			950 (HRIO)	
SDR LVDS 接收端速率	$DR_{SDR_LVDS_RX}$	SPI-4.1 ⁽¹⁾	625	Mb/s
DDR LVDS 接收端速率	$DR_{DDR_LVDS_RX}$	SPI-4.1 ⁽¹⁾	1250 (HPIO)	Mb/s
			950 (HRIO)	

注 1: LVDS 接收端所实现性能必须依靠于特定的动态相位对准 (DPA: dynamic phase-alignment) 算法

表 28 存储器接口生成器可用的存储器接口 IP 的最大物理接口 (PHY) 速率^{1,2}

特性	符号	条 件	极限值	单位
4:1 存储器控制				
DDR3	$PHYR_{DDR3_4}$	$V_{CCAUX_IO}=2.0V$	1600 (HPIO)	Mb/s
		$V_{CCAUX_IO}=1.8V$	1066 (HPIO)	Mb/s
		-	800 (HRIO)	Mb/s
DDR3L	$PHYR_{DDR3L_4}$	$V_{CCAUX_IO}=2.0V$	1333 (HPIO)	Mb/s
		$V_{CCAUX_IO}=1.8V$	800 (HPIO)	Mb/s
		-	667 (HRIO)	Mb/s
DDR2	$PHYR_{DDR2_4}$	$V_{CCAUX_IO}=2.0V$	800 (HPIO)	Mb/s
		$V_{CCAUX_IO}=1.8V$	800 (HPIO)	Mb/s
		-	800 (HRIO)	Mb/s
RLDRAM III	$PHYR_{RLDRAMIII_4}$	$V_{CCAUX_IO}=2.0V$	667 (HPIO)	Mb/s
		$V_{CCAUX_IO}=1.8V$	450 (HPIO)	Mb/s

特性	符号	条 件	极限值	单位
2:1 存储器控制				
DDR3	PHYR _{DDR3_2}	V _{CCAUX_IO} =2.0V	800（HPIO）	Mb/s
		V _{CCAUX_IO} =1.8V	800（HPIO）	Mb/s
		-	800（HRIO）	Mb/s
DDR3L	PHYR _{DDR3L_2}	V _{CCAUX_IO} =2.0V	800（HPIO）	Mb/s
		V _{CCAUX_IO} =1.8V	800（HPIO）	Mb/s
		-	667（HRIO）	Mb/s
DDR2	PHYR _{DDR2_2}	V _{CCAUX_IO} =2.0V	800（HPIO）	Mb/s
		V _{CCAUX_IO} =1.8V	800（HPIO）	Mb/s
		-	800（HRIO）	Mb/s
QDR II+ ⁽²⁾	PHYR _{QDRIIP_2}	V _{CCAUX_IO} =2.0V	450（HPIO）	Mb/s
		V _{CCAUX_IO} =1.8V	450（HPIO）	Mb/s
		-	400（HRIO）	Mb/s
RLDRAM II	PHYR _{RLDRAMII_2}	V _{CCAUX_IO} =2.0V	450（HPIO）	Mb/s
		V _{CCAUX_IO} =1.8V	450（HPIO）	Mb/s
		-	450（HRIO）	Mb/s
LPDDR2	PHYR _{LPDDR2_2}	V _{CCAUX_IO} =2.0V	667（HPIO）	Mb/s
		V _{CCAUX_IO} =1.8V	667（HPIO）	Mb/s
		-	667（HRIO）	Mb/s

注 1：当使用内部 V_{REF} 时，最大数据率为 800Mb/s（400MHz）

注 2：QDR II+最大性能规范适用于突发长度为 4（BL=4）的应用实现

表 29 时钟缓冲器和网络频率特性

特 性	符号	条 件 (除非另有规定, $V_{CCINT}=0.97V\sim1.03V$, $V_{CCBRAM}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V$, $V_{CCO}=1.14V\sim3.465V$)	极限值		单位
			最小	最大	
全局时钟树最大频率	f_{MAX_BUFG}	-	—	464.00	MHz
I/O 时钟树最大频率	f_{MAX_BUFIO}		—	600.00	MHz
区域时钟树最大频率	f_{MAX_BUFR}		—	315.00	MHz
水平时钟缓冲器最大频率	f_{MAX_BUFH}		—	464.00	MHz

表 30 MMCM 模块开关特性

特 性	符号	条 件 (除非另有规定, $V_{CCINT}=0.97V\sim1.03V$, $V_{CCBRAM}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V$, $V_{CCO}=1.14V\sim3.465V$)	极限值		单位
			最小	最大	
最小时钟输入频率	$MMCM_{f_{INMIN}}$		10	—	MHz
最大时钟输入频率	$MMCM_{f_{INMAX}}$		—	800	MHz
最小 MMCM VCO 频率	$MMCM_{f_{VCOMIN}}$		600	—	MHz
最大 MMCM VCO 频率	$MMCM_{f_{VCOMAX}}$		—	1200	MHz
最小输出频率	$MMCM_{f_{OUTMIN}}$		4.69	—	MHz
最大输出频率	$MMCM_{f_{OUTMAX}}$		—	800	MHz
鉴相器的最小频率	$MMCM_{f_{PFDMIN}}$		10	—	MHz
鉴相器的最大频率	$MMCM_{f_{PFDMAX}}$		—	450	MHz

表 31 PLL 模块开关特性

特 性	符号	条 件 (除非另有规定, $V_{CCINT}=0.97V\sim1.03V$, $V_{CCBRAM}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V$, $V_{CCO}=1.14V\sim3.465V$)	极限值		单位
			最小	最大	
最小时钟输入频率	$PLL_{f_{INMIN}}$		19	—	MHz
最大时钟输入频率	$PLL_{f_{INMAX}}$		—	800	MHz
最小 PLL VCO 频率	$PLL_{f_{VCOMIN}}$		800	—	MHz
最大 PLL VCO 频率	$PLL_{f_{VCOMAX}}$		—	1600	MHz
最小输出频率	$PLL_{f_{OUTMIN}}$		6.25	—	MHz
最大输出频率	$PLL_{f_{OUTMAX}}$		—	800	MHz
鉴相器的最小频率	$PLL_{f_{PFDMIN}}$		19	—	MHz
鉴相器的最大频率	$PLL_{f_{PFDMAX}}$		—	450	MHz

表 32 引脚到引脚输入及输出参数

特 性	符号	条 件 (除非另有规定, $V_{CCINT}=0.97V\sim1.03V$, $V_{CCBRAM}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V$, $V_{CCO}=1.425V\sim1.575V$)	极限值		单 位
			最小	最大	
时钟输入引脚到输出触发器输出引脚（最靠近 BUFGs）的延迟	t_{ICKOF}	SSTL15, Fast Slew Rate, 不使用 MMCM 和 PLL	—	7.08	ns
时钟输入引脚到输出触发器输出引脚（距离 BUFGs 最远）的延迟	$t_{ICKOFFAR}$	SSTL15, Fast Slew Rate, 不使用 MMCM 和 PL	—	7.40	ns
时钟输入引脚到输出触发器输出引脚的延迟（使用 MMCM）	$t_{ICKOFMMCMCC}$	SSTL15, Fast Slew Rate, 使用 MMCM	—	1.03	ns
时钟输入引脚到输出触发器输出引脚的延迟（使用 PLL）	$t_{ICKOFPLLCC}$	SSTL15, Fast Slew Rate 使用 PLL	—	0.82	ns

表 33 eFUSE 编程特性¹

特性描述	标志符号	条 件	极限值		单位
			最小值	最大值	
编程温度范围	T_J		15	125	°C
V_{CCAUX} 编程电流	I_{FS}		—	115	mA

注：（1）PL 器件在 eFUSE 编程过程中必须禁止配置。

表 34 GTX 收发器频率特性

特性描述	标志符号	条 件（除非另有规定, $V_{CCINT}=0.97V\sim1.03V$, $V_{CCBRAM}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V$, $V_{CCAUX_IO}=1.71V\sim1.89V$, $V_{MGTAVCC}=0.97V\sim1.08V$, $V_{MGTAVTT}=1.17\sim1.23V$, $V_{MGTVCCAUX}=1.75\sim1.85V$, $V_{CCO}=1.14V\sim3.465V$ （HRIO）或 $V_{CCO}=1.14V\sim1.89V$ （HPIO））	极限值		单位
			最小值	最大值	
GTX 收发器最大数据速率	f_{GTXMAX}		12.5	—	Gb/s
GTX 收发器最小数据速率	f_{GTXMIN}		—	0.500	Gb/s

表 35 CPU 时钟开关特性

特 性	符号	条 件 (除非另有规定, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单位
			最小	最大	
最大 CPU 时钟频率	$f_{CPU_6X4X_621_MAX}$	时钟比例设置为 6:2:1	—	766	MHz
最大 CPU_3X 时钟频率	$f_{CPU_3X2X_621_MAX}$		—	383	MHz
最大 CPU_2X 时钟频率	$f_{CPU_2X_621_MAX}$		—	255	MHz
最大 CPU_1X 时钟频率	$f_{CPU_1X_621_MAX}$		—	127	MHz
最大 CPU 时钟频率	$f_{CPU_6X4X_421_MAX}$	时钟比例设置为 4:2:1	—	600	MHz
最大 CPU_3X 时钟频率	$f_{CPU_3X2X_421_MAX}$		—	300	MHz
最大 CPU_2X 时钟频率	$f_{CPU_2X_421_MAX}$		—	300	MHz
最大 CPU_1X 时钟频率	$f_{CPU_1X_421_MAX}$		—	150	MHz

表 36 DDR 时钟开关特性

特 性	符号	条 件 (除非另有规定, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单位
			最小	最大	
最高 DDR3 接口性能	f_{DDR3_MAX}	—	—	1066	Mb/s

表 37 PS-PL 接口开关特性

特 性	符号	条 件 (除非另有规定, $V_{CCINT}=0.97V\sim1.03V$, $V_{CCBRAM}=0.97V\sim1.03V$, $V_{CCAUX}=1.71V\sim1.89V$, $V_{CCO}=1.425V\sim1.575V$, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单位
			最小	最大	
最大 AXI 接口性能	f_{AXI_MAX}	—	—	250	MHz

表 38 PS-PLL 接口开关特性

特 性	符号	条 件 (除非另有规定, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单位
			最小	最大	
PLL 最大输出频率	f_{PSPLL_MAX}	—	—	1600	MHz

表 39 处理器配置访问端口开关特性

特 性	符号	条 件 (除非另有规定, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单位
			最小	最大	
处理器配置访问端口最大频率	f_{PCAPCK}	—	—	100	MHz

表 40 SPI 主模式接口开关特性

特 性	符号	条 件 (除非另有规定, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单位
			最小	最大	
SPI 主模式设备时钟频率	$f_{MSPICLK}$	—	—	50	MHz
SPI 参考时钟频率	$f_{SPI_REF_CLK}$		—	200	MHz

表 41 SPI 从模式接口开关特性

特 性	符号	条 件 (除非另有规定, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单位
			最小	最大	
SPI 从模式设备时钟频率	$f_{SSPICLK}$	—	—	25	MHz
SPI 参考时钟频率	$f_{SPI_REF_CLK}$		—	200	MHz

表 42 UART 接口开关特性

特 性	符号	条 件 (除非另有规定, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单位
			最小	最大	
最大传输波特率	$B_{AUDTXMAX}$	—	—	1	Mb/s
最大接收波特率	$B_{AUDRXMAX}$		—	1	Mb/s
UART 参考时钟频率	$f_{UART_REF_CLK}$		—	100	MHz

表 43 看门狗计时器开关特性

特 性	符号	条 件 (除非另有规定, $V_{CCPINT}=0.97V\sim1.03V$, $V_{CCPAUX}=1.71V\sim1.89V$, $V_{CCPLL}=1.71V\sim1.89V$, $V_{CCO_DDR}=1.14V\sim1.89V$, $V_{CCO_MIO}=1.71V\sim3.465V$)	极限值		单位
			最小	最大	
看门狗计时器输入时钟频率	f_{WDTCLK}	—	—	10	MHz

7 功能描述

7.1 概述

HWD7Z045 的处理器系统包括 ARM 双核 Cortex-A9 硬核处理器、每个处理器包含单精度/双精度浮点单元 NEON、每个处理器都有各自的 32KB 指令高速缓存和 32KB 数据高速缓存（L1 高速缓存）、512KB 的 L2 高速缓存、256KB 的片上存储器、支持 DDR3 外部存储器、支持 QSPI、NAND、NOR 等外部静态存储器、8 个 DMA 通道、2 个 UART、2 个 CAN、2 个 I2C、2 个 SPI、4 个 32 位 GPIO、2 个 USB2.0、2 个三速以太网、2 个 SD/SDIO、以及支持 AXI 接口等。与此同时，HWD7Z045 系列电路的可编程逻辑具有丰富的资源，包括 85K 个可编程逻辑单元、220 个 DSP、4.9Mb 的可编程 Block RAM、106400 个触发器、53200 个查找表（LUT）等。

7.2 功能描述

7.2.1 处理器系统功能描述

7.2.1.1 应用处理单元 APU




图 6 APU 结构框图

APU 的框架图如上图所示，主要是由两个 ARM Cortex-A9 MPCore 处理器组成，每一个 ARM 核都包括一个 SIMD 媒体处理引擎（NEON）、一个内存管理单元（MMU）、一个一级 cache 存储器（分为指令 L1（I）和数据 L1（D）两个部分）。APU 里有一个二级 cache 存储器，一个片上存储器（OCM）。APU 里还有一个加速器一致性端口（ACP），有助于 PL 和 APU 之间的通信，PL 可以通过 64 位的 AXI 接口访问二级 cache/OCM 存储器，同时保持 CPU L1 缓存的内存一致性。最后，由一个一致性控制单元（SCU）在 ARM 核和二级 cache/OCM 存储器之间形成桥连接，这个单元还负责与 PL 对接，如上图所示。其各个模块的功能介绍如下：

MMU：MMU 的主要任务是实现虚拟地址和物理地址的转换；

cache：一级 cache 和二级 cache 用来存放指令和数据；

SCU：SCU 执行两个处理器与一二级 cache 存储器之间相关的接口任务；

NEON：作为 ARM 处理器的附加功能，NEON 引擎实现了单指令多数据（SIMD）功能，实现媒体和 DSP 类算法的加速。NEON 可以对输入向量中的多组数据，同时执行相同的运算来得到对应的输出向量。这种计算主要应用于图像和视频处理，可以同时大量的数据样本（像素点）做运算，也适合具有并行性的常用信号处理函数，比如有限脉冲响应（FIR）滤波和快速傅立叶变换（FFT）。需要指出的是，NEON 支持多种数据类型，包括有符号和无符号的整数、单精度浮点数和半精度浮点数，但是不支持双精度。

FPU：这个单元实现了与 IEEE 754 标准兼容的浮点运算硬件加速，支持单精度和双精度格式，另外还部分支持半精度和整数转换。

7.2.1.2 DMA




图 7 DMA 结构框图

DMA 控制器(DMAC)使用以 2 倍 CPU 时钟速率运行的 64 位 AXI 主接口来执行与系统存储器和 PL 外设之间的 DMA 数据传输。DMAC 主要包括 3 个子模块，分别为到存储/外设的接口模块、DMA 指令执行引擎和 MFIFO 数据缓冲器模块。DMAC 还包括两组用于以上三个主要功能模块的控制/状态寄存器，分别可在安全模式或非安全模式下访问。

7.2.1.3 外部存储器接口 DDR

DDR 内存控制器支持 DDR2、DDR3、DDR3L 设备,其由三个主要模块组成:AXI 内存端口接口(DDRI)、带有事务调度器的核心控制器(DDRC)以及带有数字 PHY(DDRP)的控制器。

DDR1 模块与四个 64 位同步 AXI 接口连接，同时为多个 AXI 主设备提供服务。每个 AXI 接口都有自己的专用事务 FIFO。

DDRC 包含两个 32 入口内容可寻址存储器 (CAM) 用于执行 DDR 数据传输调度, 以最大限度地提高 DDR 存储器效率。其还包含用于低延迟通道的 fly-by 通道, 可以在不通过 CAM 的情况下访问 DDR 内存。

PHY 处理来自控制器的读/写请求，并将它们转换为目标 DDR 存储器时序约束内的特定信号。来自控制器的信号被 PHY 用来产生内部信号，这些信号通过数字 PHY 连接到引脚。DDR 引脚通过 PCB 信号走线直接连接到 DDR 器件。

系统通过 DDRI 的四个 64 位同步 AXI 内存端口来访问 DDR。其中一个 AXI 端口专用于 CPU 和 ACP 的 L2-cache，另外两个端口专用于 AXI_HP 接口，第四个端口由 AXI 互连上的所有其他主机共享。

DDR 接口（DDRI）仲裁来自 8 个端口（4 个读取 4 个写入）的请求。仲裁器选择请求并将其传递给 DDR 控制器和事务调度器（DDRC）。仲裁是基于请求等待的时间长短、请求的紧迫性以及请求是否与前一个请求在同一页面内这些条件的组合进行的。

DDRC 通过一个单独的接口接收来自 DDRI 的请求。读和写都通过此接口进行。读取请求包括一个标记字段，该字段与来自 DDR 的数据一起返回。DDR 控制器 PHY（DDRP）驱动 DDR 事务。

7.2.1.4 MIO/EMIO




图 8 MIO 结构框图

因为 MIO 引脚的数量是有限的，MIO 多路复用对于 I/O 外设的连接是必要的。I/O 信号到 MIO 引脚的路由被软件编程。I/O 外设信号也可以通过 EMIO 接口路由到 PL 设备中，必要时路由到 PL 设备引脚。I/O 信号路由到 EMIO，有效地利用 PL 引脚，来获取更多的设备引脚；同时，可以允许 I/O 外设控制器连接到 PL 中的用户逻辑。

XADC 可选择使用片上参考电路，从而无需外部有源元件即可对温度和电源轨进行基本片上监控。为实现 ADC 的全部 12 位性能，建议使用外部 1.25V 基准 IC。

最近的测量结果（连同最大和最小读数）存储在专用寄存器中。用户定义的警报阈值可以自动指示过热事件和不可接受的电源变化。用户指定的限制（例如，100 ℃）可用于启动软件控制的系统断电。

7.2.1.7 三速以太网




图 11 三速以太网结构框图

千兆以太网控制器实现了 10/100/1000Mb/s 的以太网 MAC，兼容 IEEE802.3-2008 标准，在三种速度下都能够工作在半双工或全双工模式下。PS 配有两个千兆以太网控制器。每个控制器可以单独配置。通过 MIO 访问引脚，为了节省引脚可以使用 RGMII 接口通过 EMIO 访问 PL，EMIO 提供 GMII 接口。

可以使用 EMIO 接口中可用的 GMII 接口，在 PL 中创建其他以太网通信接口。

寄存器用于配置 MAC 的功能，选择不同的工作模式，以及启用和监控网络管理统计信息。DMA 控制器通过 AHB 总线接口连接到存储器。DMA 控制器连接到 MAC 控制器的 FIFO 接口，为嵌入式处理系统数据包的存储，提供分散-收集类型的能力。

7.2.1.8 UART




图 12 UART 结构框图

UART 控制器是一个全双工异步接收器和发送器，支持广泛的可编程波特率和 I/O 信号格式。该控制器可以适应自动奇偶校验生成和多主机检测模式。

UART 操作由配置寄存器和模式寄存器控制。使用状态、中断状态和调制解调器状态寄存器读取 FIFO、调制解调器信号和其他控制器功能的状态。

控制器由单独的 Rx 和 Tx 数据路径构成。每个路径包括一个 64 字节的 FIFO。该控制器对 Tx 和 Rx FIFO 中的数据进行序列化和反序列化，并包括一个模式开关，以支持 RxD 和 TxD 信号的各种环回配置。FIFO 中断状态位支持轮询或中断驱动的处理程序。软件使用 Rx 和 Tx 数据端口寄存器读取和写入数据字节。

当 UART 用于调制解调器应用时，调制解调器控制模块检测并生成调制解调器握手信号，并根据握手协议控制接收器和发送器路径。

7.2.1.9 I2C




图 13 I2C 结构框图

此 I2C 模块是一个总线控制器，可在多主机设计中用做主机或从机，支持从 DC 到 400kb/s 的极宽时钟频率范围。

在主机模式下，只能通过处理器将从机地址写入 I2C 地址寄存器来启动传输，通过数据中断或传输完成中断通知处理器任何可用的接收数据。如果设置 HOLD 位，I2C 接口在完成数据传输后将 SCL 线保持为低电平，支持低速处理器服务，防止从机溢出情况。主模式下支持 7 位地址（普通）模式以及 10 位地址（扩展）模式。

在从机监控模式下，I2C 接口被设置为主机同时尝试传输数据到特定从机，直到从机以 ACK 响应。同时也可以设置 HOLD 位来防止主机继续传输，防止从机出现溢出情况。

主模式和从模式之间的一个共同特点是（T0）中断标志。如果在任何时候 SCL 线被主机或被访问的从机保持低电平超过超时寄存器规定的时间，会生成 TO 中断以避免停顿。

7.2.1.10 SPI




图 14 SPI 结构框图

SPI 总线控制器支持与各种外设进行通信，例如存储器、温度传感器、模拟转换器、实时时钟、显示器和任何支持串行模式的 SD 卡。SPI 控制器可以在主机模式、从机模式或多主机模式下工作。包括两个基于 Cadence SPI 内核的 SPI 控制器。

在主机模式下，控制器驱动串行时钟并且从机选择支持 SPI 的多主机模式，串行时钟源自 PS 时钟子系统。控制器使用最多 3 个单独的从机选择 (SS) 输出信号发起信息，这些信号可以从外部扩展，控制器通过向 32 位读写数据端口寄存器写入数据来读取和写入从设备。

在多主机模式下，控制器在非活动时将其输出信号三态化，并且在启用时可以检测到争用错误。SPI 使能位复位时输出信号立即三态化，中断状态寄存器指示模式故障。

在从机模式下，控制器从外部设备接收串行时钟并使用 SPI_Ref_Clk 同步数据采集。从机模式包含一个可编程启动检测机制使之在启用控制器且 SS 被断言时可以正常工作。

读写 FIFO 在 SPI I/O 接口和通过 APB 从接口为控制器服务的软件之间提供缓冲。FIFO 用于从机和主机 I/O 模式。

7.2.1.11 GPIO




图 15 GPIO 结构框图

通用 I/O(GPIO)外设通过 MIO 模块为软件提供了多达 54 个设备引脚的观察和控制。它还提供来自可编程逻辑(PL)的 64 个输入的访问以及通过 EMIO 接口对 PL 的 128 个输出的访问。GPIO 被组织成四个寄存器组，并将相关的接口信号分组。

每个 GPIO 都独立且动态地编程为输入、输出或中断感应。软件可以使用单个加载指令读取库中的所有 GPIO 值，或使用单个存储指令将数据写入一个或多个 GPIO（在 GPIO 范围内）。GPIO 控制和状态寄存器映射到基地址 0xE000_A000 的内存。

7.2.1.12 USB




图 16 USB 结构框图

两个独立的 USB 控制器具有单独的控制和状态寄存器。每个 ULPI 接口都通过 MIO 独立启用通过 EMIO 路由的每个控制器都有单独的端口指示灯和电源信号。

7.2.2 可编程逻辑功能描述

PL 端主要由可编程逻辑模块 (CLB)、输入输出模块 (IOB)、36Kbit 容量存储器模块 (BRAM)、数字信号处理模块 (DSP)、数字时钟管理模块 (CMT) 以及互连布线模块等资源组成。

CLB 包含的功能：查找表；全局进位链，两条加法进位链；D 触发器 DFF 功能（同步/异步,SR 为高/低）；锁存器 LATCH 功能；CLB 内部进位链异或门 XOR，进位选择器 MUXCY；CLB 内部进位链与门 MULT_AND；多路选择器 MUXF5、MUXF6 功能；移位寄存器功能；分布式 RAM 功能。

IOB 功能：IOBUF、ILOGIC、OLOGIC，支持 LVDS 速率 1.25Gbps。

BRAM 功能：内部为 36Kbit 存储单元，支持双口（A，B 端口），或者单口 RAM 模式访问。

DSP 功能：支持多种独立的函数运算，包括乘法、乘累加（MACC）、乘加、三输入加法、比较器和宽范围的计数器等运算。

CMT：分频/倍频/混频/相移/锁定等。

7.2.2.1 高性能 IO 模块

高性能 IO 模块由 IO 输入输出模块(IOB)、IDELAYE、ODELAYE，以及相对应的 ILOGICE/ISERDESE、OLOGICE/OSERDESE 组成，其适用于高性能要求的 IO，例如高速存储接口或者高达 1.8V 电压的片间连接。

表 44 高性能 IO Bank 支持的电平特性

序号	特性	高性能 IO Bank
1	3.3V IO	NA
2	2.5V IO	NA
3	1.8V IO	支持
4	1.5V IO	支持
5	1.35V IO	支持
6	1.2V IO	支持
7	LVDS 电平	支持
8	24mA LVCMOS18、LVTTL 输出	NA
9	V _{CCAUX_IO} 电源	支持
10	数字控制阻抗 (DCI) 及 DCI 级联	支持
11	内部 V _{REF}	支持
12	内部差分中端 (DIFF_TERM)	支持
13	IDELAY	支持
14	ODELAY	支持
15	IDELAYCTRL	支持
16	ISERDES	支持
17	OSERDES	支持
18	ZHOLD_DELAY	NA

表 45 高性能 IO 模块功能列表

序号	模块内部功能
1	三态
2	边沿触发式 D 触发器输入/输出功能
3	电平敏感型锁存器输入/输出功能
4	不同模式 IDDR 功能 (OPPOSITE_EDGE/SAME_EDGE/SAME_EDGE_PIPELINED)
5	不同模式的 ODDR 功能 (SAME_EDGE, OPPOSITE_EDGE)
6	输入串并转换功能
7	输出并串转换功能
8	IDELAY/ODELAY 功能
9	IO_FIFO 功能 (4x4, 4x8/8x4, 级联)

7.2.2.2 宽范围 IO 模块

宽范围 IO(HRIO)模块由 IO 输入输出模块(IOB)、IDELAY，以及相对应的 ILOGICE/ISERDESE、OLOGICE/OSERDESE 组成，其适用于宽范围要求的 IO，例如高速存储接口或者高达 3.3V 电压的片间连接。

表 46 宽范围 IO Bank 支持的电平和功能特性

特性	宽范围 IO Bank
3.3V IO	支持
2.5V IO	支持
1.8V IO	支持
1.5V IO	支持
1.35V IO	支持
1.2V IO	支持
LVDS 电平	支持
24mA LVCMOS18、LVTTL 输出	支持
V _{CCAUX_IO} 电源	NA
数字控制阻抗 (DCI) 及 DCI 级连	NA
内部 V _{REF}	支持
内部差分中端 (DIFF_TERM)	支持
IDELAY	支持
ODELAY	NA
IDELAYCTRL	支持
ISERDES	支持
OSERDES	支持
ZHOLD_DELAY	NA

表 47 宽范围 IO 模块功能列表

编号	模块内部功能
1	三态
2	边沿触发式 D 触发器输入/输出功能
3	电平敏感型锁存器输入/输出功能
4	不同模式的 IDDR 功能 (OPPOSITE_EDGE, SAME_EDGE, SAME_EDGE_PIPELINED)
5	不同模式的 ODDR 功能 (SAME_EDGE, OPPOSITE_EDGE)
6	输入串并转换功能
7	输出并串转换功能

编号	模块内部功能
8	IDELAY 功能
9	IO_FIFO 功能（4x4,4x8/8x4，级联）

7.2.2.3 CLB 模块

可编程逻辑单元（CLB）是实现用户自定义时序逻辑、组合逻辑功能的主要模块。可编程逻辑单元可以通过互联矩阵实现互联，也可以通过互联阵列和产品内其他资源连接。可编程逻辑单元的复杂度和数量是产品可编程能力的重要参数。

CLB 模块主要特征有：

- 真 6 输入查找表（LUT）
- 双 LUT5（5 输入 LUT）操作
- 分布式存储和移位寄存器逻辑
- 为算术功能提供专用的进位逻辑
- 宽复接器用于高效使用

每个 LUT 可以配置为 6 输入 1 输出的 LUT，或者 2 个 5 输入 2 个独立输出的 LUT，但使用共同的地址或者输入逻辑。每个 LUT 输出都可以选择寄存器输出。一个 CLB 单元中包含 4 个 6 输入 LUT 以及配套的 8 个触发器，复接器和算术进位逻辑。2 个 CLB 单元构成 1 个 CLB 模块。每个 CLB 单元的 4 个触发器（每个 LUT 一个触发器）可以配置为锁存器操作，同时剩下的 4 个触发器必须保持未使用。

大约 1/3 的 CLB 单元是 SLICEL 逻辑，剩余的是 SLICEM 逻辑，SLICEM 逻辑可以使用他们的 LUT 作为分布式 64bit RAM 或者 32bit 移位寄存器（SRL32）或者 2 个 SRL16。

7.2.2.4 BRAM 模块

BRAM 模块即 Block RAM 模块，可以存储 36K bit 的数据，也可以分成两个独立的 18K bit 的存储模块。Block RAM 模块可以配置为多种模式的 RAM 和 FIFO。

Block RAM 模块的主要特征包括：

- 每个 BRAM 可以存储多达 36Kbit 的数据
- 每个 BRAM 支持两个独立的 18Kb 或者单个 36Kb
- 每个 36Kb BRAM 可以设置为简单双端口模式，BRAM 双倍数据位宽支持 72bit。18Kb BRAM 可以设置为简单双端口模式，BRAM 双倍数据位宽支持 36bit。简单双端口模式定义为有独立时钟的一个只读、一个只写端口。
- 简单双端口模式支持一端固定位宽，另一端可变位宽。
- 相邻 BRAM 可以合成 64K ×1 的存储器而不要额外的逻辑。
- 64bit 的 ECC 支持每个 36Kb BRAM 或者 36Kb FIFO，编码解码功能分开。ECC 模式支持误码注入。

- BRAM 输出的锁存器和寄存器模式，可以同步设置/复位到初始值。
- 可以将 BRAM 配置为同步 FIFO，消除不确定的标志位。
- FULL 标志位。
- 18、36、72bit 位宽 BRAM 端口可以按 byte 独立写。此功能常用于微处理器接口。
- 每个 BRAM 包含操作地址序列和控制电路以产生一个内置双时钟的 FIFO 存储器，BRAM 可以设置为 18 Kb 或 36 Kb FIFO。
- 所有输入通过端口时钟寄存，且有时钟建立时序指标。
- 所有输出有读功能或者边写边读功能，由写使能（WE）pin 决定。在时钟-输出间距后，输出可用。边读边写输出可选三种操作模式之一：WRITE_FIRST, READ_FIRST 和 NO_CHANGE。
- 写操作要求一个时钟沿。
- 读操作要求一个时钟沿。
- 所有输出端口被锁存或者寄存操作。在被其他读写操作之前，输出端口状态不会改变。BRAM 默认是锁存模式。
- 输出数据深度可以通过内部流水线寄存器操作。强烈推荐使用寄存器模式，此时允许更高的时钟频率，同时也增加了一个延迟时钟周期。

BRAM 的使用规则包括：

- 不能在 ECC 解码器使用时(EN_ECC_READ=TRUE)同步置位和复位（RSTRAM）端口。
- BRAM 同步输出寄存器(可选)在 DO_REG=1 时,通过 RSTREG 设置或复位(SRVAL),当 RSTREG 优先级高于 REGCE 时决定 RSTREG_PRIORITY。在 DO_REG=0 或者 1 时，同步输出锁存被 RSTRAM 设置或复位（SRVAL）。
- BRAM 地址或者写使能 pin 的建立时间不能违反。违反地址建立时间会导致 BRAM 数据内容丢失。
- 如果 RSTREG_PRIORITY 设置为 REGCE，BRAM 寄存器模式 RSTREG 要求 REGCE=1 来复位输出 DO 寄存器值。BRAM 阵列数据输出锁存不能通过这种模式复位。BRAM 锁存模式 RSTRAM 要求 BRAM 使能 EN=1 时，复位输出 DO 锁存值。
- 两种 BRAM 原语，RAMB36E1 和 RAMB18E1。RAM_MODE 属性定义了 BRAM 的模式，SDP 模式与真双端口（TDP）模式之一。
- 在使用特殊的 BRAM 原语时支持选择不同的读写端口宽度。检验位只用于 x9, x18, x36 端口宽度。检验位不能用于 x1, x2, x4 读宽度。如果读宽度为 x1, x2, x4，有效地写宽度为 x1, x2, x4, x8, x16, x32。同样的，写宽度为 x1, x2, x4，实际有效地读宽度为 x1, x2, x4, x8, x16, x32，哪怕通过原语属性分别设置为 1, 2, 4, 9, 18, 36。

表 48 BRAM 模块主要功能列表

编号	模块内部功能
1	不同模式的 BRAM 读写功能（WRITE_FIRST，READ_FIRST，NO_CHANGE）
2	不同宽度深度的 BRAM 读写功能（SDP，TDP）： 36Kbit RAM：64Kx1，32Kx1，16Kx2，8Kx4，4Kx9，2Kx18，1Kx36，512x72 18Kbit RAM：16Kx1，8Kx2，4Kx4，2Kx9，1Kx18，512x36
3	RAM 输出寄存器（RSTREG，DO_REG）
4	独立读写位宽功能
5	BRAM 级联功能
6	不同模式的 FIFO 功能及状态标志位测试（同步或者异步，standard 或 first-word fall-through，FWFT）
7	FIFO 输出寄存器测试
8	不同深度宽度的 FIFO 功能： 18Kb：4K x 4，2K x 9，1K x 18，512 x 36 36Kb：8K x 4，4K x 9，2K x 18，1K x 36，512 x 72
9	FIFO36 级联和并联功能、BRAM 和 FIFO 的组合连接功能
10	不同模式的 64 bit ECC 功能（Standard，encode only，decode only）
11	RAM ECC，FIFO ECC 功能
12	ECC 输出寄存器功能

表 49 BRAM 模块应用场景

原语	设置读宽度	设置写宽度	有效读宽度	有效写宽度
RAMB18E1	1, 2, 4	9,18	与设置相同	8,16
RAMB18E1	9,18	1, 2, 4	8,16	与设置相同
RAMB18E1	1, 2, 4	1, 2, 4	与设置相同	与设置相同
RAMB18E1	9,18	9,18	与设置相同	与设置相同
RAMB36E1	1, 2, 4	9,18,36	与设置相同	8,16,32
RAMB36E1	9,18,36	1, 2, 4	8,16,32	与设置相同
RAMB36E1	1, 2, 4	1, 2, 4	与设置相同	与设置相同
RAMB36E1	9,18,36	9,18,36	与设置相同	与设置相同

7.2.2.5 DSP 模块

DSP 支持多种功能，包括乘法、乘累加（MACC）、乘加、三输入加法、桶形移位、宽总线选择、数值比较、按位逻辑运算、样本检测与宽计数功能。还支持多个 DSP 级联，构建更大的数学函数、DSP 滤波器和复杂的运算。

DSP 模块主要特性包括：

- 25×18 二补数乘法器
- 48bit 累加器
- 低功耗预加器
- 单指令多数据操作算数单元
- 任意功能逻辑单元
- 码型检测器
- 可选的流水线和专用总线级联

表 50 DSP 模块应用场景

编号	模块内部功能
1	25 位预加器（带或不带 D 触发器）
2	25 x 18 乘法器
3	A、B、C、D 数据端口
4	三输入加法器/减法器/48 位逻辑运算单元
5	PATTERN 检测器
6	流水线功能
7	DSP 级联功能

7.2.2.6 时钟布线模块

PL 时钟资源具有专门的全局时钟、区域 IO 和时钟资源。时钟管理单元（CMT）提供时钟频率合成、去偏斜和抖动过滤功能。在设计时钟功能时，不建议使用非时钟资源（如本地布线）。

- 全局时钟树允许同步逻辑的时钟穿越该模块。
- IO 和区域时钟树允许驱动多达 3 个邻近的垂直时钟区域。
- 每个 CMT 包含 1 个混合模式时钟管理器（MMCM）和 1 个锁相环（PLL），其位置紧靠 IO 模块列。
- 对于时钟而言，PL 可以分成多个时钟域。
- 时钟域的数量与 PL 器件型号有关，HWD7Z045 有 3 个时钟区域。
- 时钟域包括所有的同步模块（如 CLB、IO、串行收发器、DSP、BRAM、CMT）在一个区域跨越 50 个 CLB 和 1 个 IO bank，在时钟域的中间是水平时钟通道（HROW）。
- 每个时钟域分为 HROW 的上 25 个 CLB、下 25 个 CLB，相对于 HROW 对称分布。

每个 IO Bank 都包含时钟功能输入引脚（CC），以将用户时钟引入 PL 时钟布线资源。结合专用时钟缓冲器，时钟功能输入引脚将用户时钟带到：

- 位于器件相同的上半部分/下半部分的全局时钟线
- 同一 IO Bank 和竖直相邻的 IO Bank 内的 IO 时钟线
- 同一时钟区域和竖直相邻时钟区域内的区域时钟线

- 同一时钟区域内，和有限制、竖直相邻时钟区域内的 CMTs

器件都具有 32 条全局时钟线，可以提供时钟和控制信号到整个器件中的所有时序资源。全局时钟缓冲器（BUFGCTRL，简称为 BUFG）驱动全局时钟线，并且必须是用于访问全局时钟线。每个时钟区域可以最多支持 12 个全局时钟线使用时钟区域中的 12 条水平时钟线。

全局时钟缓冲器：

- 可用作时钟使能电路来启用或禁用多个时钟时钟区域
- 可用作无干扰多路复用器，以：
 - 在两个时钟源之间选择
 - 与不使用的时钟源隔离
- 通常由 CMT 驱动以：
 - 消除时钟分配延迟
 - 调整相对于另一个时钟的时钟延迟

在单个时钟区域内，水平时钟缓冲器（BUFH/BUFHCE）允许通过水平时钟行访问全局时钟线。它也可以用作时钟使能电路（BUFHCE）独立启用或禁用跨越单个时钟区域的时钟。每个时钟区域可以使用 12 个水平时钟线支持最多 12 个时钟。

在一个时钟区域内，每个 PL 都有可以为所有时序资源提供时钟的区域和 IO 时钟树。每个器件还拥有多时钟区域缓冲器（BUFMR），允许区域时钟和 IO 时钟跨越三个竖直相邻的时钟区域的。

- IO 时钟缓冲器（BUFIO）驱动 IO 时钟树，在同一 IO bank 内给所有 IO 资源序列提供时钟。
- 区域时钟缓冲器（BUFR）驱动区域时钟树，其能够驱动相同时钟域中的所有时钟节点，并且可以通过编程对输入时钟频率进行分频。
- 协调 IOB 中的可编程串行器/解串器（请参考 PL IO 资源用户指南），BUFIO 和 BUFR 时钟缓冲器允许源同步系统跨越时钟域而不使用额外的逻辑资源
- 相邻时钟区域和 IO Bank 的区域时钟树和 IO 时钟树可以通过使用多时钟区域缓冲器（BUFMR）被驱动，当使用有相关的 BUFR 或 BUFIO。
- 一个时钟区域最多支持四个独立的区域时钟，一个 IO Bank 中最多支持四个独立的 IO 时钟。
- 高性能时钟路径（HPC）将 CMT 的某些特定输出连接到 IO 上，其为低抖动、最小占空比扭曲的直连路径。

表 51 时钟布线主要资源列表

编号	模块内部
1	全局时钟缓冲器 BUFG
2	IO 时钟缓冲器 BUFIO
3	时钟区域缓冲器 BUFR

编号	模块内部
4	多时钟区域缓冲器 BUFMR
5	横向时钟缓冲器 BUFH

7.2.2.7 CMT 模块

时钟管理模块 (CMT)提供非常灵活的高性能时钟控制。每个 CMT 包含一个复合模式时钟管理模块 MMCM 和一个锁相环 PLL。

该 MMCM 和 PLL 可用作各种频率的频率合成器和作为外部或内部时钟的抖动滤波器，以及去偏斜时钟。PLL 是 MMCM 功能的一个子集。PL 时钟输入连接允许多种资源为 MMCM 和 PLL 提供参考时钟。

PL MMCM 在任何方向上都具有无限精细的相移能力并用于动态相移模式。MMCM 也有一个微计数器存在于反馈路径或在一个输出路径中，实现频率合成的进一步粒度能力。

表 52 CMT 模块主要功能列表

编号	模块内部功能
1	MMCM 的小数分频（O 分频）功能
2	MMCM 分频级联（CLKOUT4 分频与 CLKOUT6 分频）
3	MMCM 参考时钟选择功能
4	CMT 内反馈
5	MMCM/PLL 动态重配置
6	MMCM 的动态相移功能
7	CMT 级联（MMCM 与 MMCM 级联、PLL 与 PLL 级联）
8	MMCM/PLL 频率综合功能（频点抽样）
9	MMCM 扩频时钟产生器（SSCG）

7.2.2.8 ADC 模块

PL 内部 ADC 模块，主要是由包含两个 12 位、可达 1MSPS 采样率的模数转换器（ADC）和相关的片上传感器组成。

表 53 ADC 模块主要功能列表

编号	模块内部功能	
	功能	模式
1	采样模式	初始模式
2		单次模式
3		连续模式
4		单通道模式

编号	模块内部功能	
	功能	模式
5		同步采样模式
6		独立 ADC 模式
7		初始模式
8	校准功能	ADC 失调校准使能
9		ADC 失调和增益校准使能
10		电源电压传感器校准使能
11		电源电压失调和增益校准使能
12	告警功能	过温告警使能
13		温度告警使能
14		VCCINT 告警
15		VCCAUX 告警
16		VCCBRAM 告警
17		综合告警
18	上电/掉电功能	ADC 上电
19		无效选择
20		ADC 掉电
21	时钟分频功能	DCLK 分频
22	均值滤波器功能	均值滤波器使能(校准)
23		无均值
24		均值 16 次
25		均值 64 次
26		均值 256 次
27	ADC 通道	片上温度
28		电源 VCCINT
29		电源 VCCAUX
30		专用模拟输入
31		基准 VREFP
32		基准 VREFN
33		电源 VCCBRAM
34		无效通道
35		XADC 校准
36		无效通道

编号	模块内部功能	
	功能	模式
37		辅助通道 0 至 15
38	模拟输入功能	单端输入模式
39		差分输入模式

7.2.2.9 配置模块

配置电路和 PL 产品的架构关系密切，架构直接决定了配置电路实现的系统组合。其基本功能就是对 SRAM 阵列写入不同的数据组合控制内部的逻辑电路来满足用户设计的功能，而 PL 能够“实现”何种功能是由其配置比特流文件（.bit 文件）来决定的。

PL 端仅支持 JTAG/边界扫描配置模式。

表 54 配置模块主要功能列表

编号	模块内部功能
1	JTAG/boundary-scan 配置
2	eFUSE（checkbit 测试数据编程与读取）

7.2.2.10 GTX 模块

每个高速串行接口 SERDES 模块含发送端和接收端，分为物理编码子层（PCS）和物理媒介接入子层（PMA）两部分，其中 PCS 主要实现对数据的编码、解码及各种协议控制等功能，PMA 主要实现数据的并串转换和串并转换。

表 55 SERDES 模块主要功能列表

分类	功能
PCS	2,4 字节内部数据通路，以支持不同的线速率要求
	8B/10B 编解码
	支持 64B/66B 和 64B/67B 编解码
	Comma 检测，字节和字对准
	PRBS 产生和检测
	TX 相位 FIFO
	RX 弹性 FIFO 用于时钟校准和通道绑定
	可编程逻辑接口
	支持 100Gb CAUI
	支持旁路 buffer 的本地多通道
	TX 相位内插结构支持 PPM Controller interface

分类	功能
PMA	每个 QUAD 共用 QPLL，提供优异的抖动性能
	每个通道配置一个 CPLL，提供便利的时钟方案
	低功耗模式（LPM）的高能效自适应线性均衡技术
	具有自适应调节的 7tap 判决反馈均衡器
	TX 预加重
	可调 TX 输出摆幅
	Beacon 信号用于 PCIE 应用
	OOB 信号用于支持 SATA 应用
	数据速率支持达到 8 Gbps(非器件工作全温区)

高速串行收发器支持的应用模式主要有：

- PCI Express Gen1.1、2.1
- 10GBASE-R
- Interlaken
- 10 Gb XAUI, RxAUI, 100 Gb CAUI, 40 Gb XLAUI
- CPRI™/ OBSAI
- OC-48/192
- OTU-1, OTU-2, OTU-3, OTU-4
- SRIO
- SATA/ SAS
- SDI

表 56 SERDES 支持的主要协议，速率以及内部数据位宽（使用 CPLL）

协议	数据率(Gb/s)	数据位宽(16/20/32/40b)
XAUI	3.125	20b
	1.25	20b
Gigabit Ethernet	1.25	20b
RXAUI	6.25	20b
Aurora	6.25	20b
	5	20b
	3.125	20b
	2.5	20b
	1.25	20b

协议	数据率(Gb/s)	数据位宽(16/20/32/40b)
Serial RapidIO	3.125	20b
	2.5	20b
	1.25	20b
PCIe	5	20b
	2.5	20b
CPRI 1-10X	6.144	20b
	4.9152	20b
	3.072	20b
	2.4576	20b
	1.2288	20b
	0.6144	20b
OBSAI	6.144	20b
	3.072	20b
	1.536	20b
	0.768	20b
3G-SDI HD-SDI	2.97	20b
	1.485	20b
Interlaken	6.25	16b
	4.25	16b
	3.125	16b
SFI-5	3.125	16b
OC-48	2.48832	16b
OC-12	0.62208	16b
OTU-1	2.666057	16b
SATA/SAS	6	20b
	3	20b
	1.5	20b
CPRI 1-4X	2.4576	20b
	1.2288	20b
	0.6144	20b
Fibre Channel	4.25	20b
	2.125	20b
	1.0625	20b

表 57 SERDES 支持的主要协议，速率以及内部数据位宽（使用 QPLL）

协议	数据率(Gb/s)	数据位宽(16/20/32/40b)
PCIe Gen2	5	32b

- 数字算法实现自动校准终端 50 欧姆阻抗；
- 数字算法实现的 PLL 频率锁定检测功能；
- TX 支持去加重及输出差分电压幅度可配置；
- RX 支持连续时间的线性均衡器（CTLE）和判决反馈均衡（DFE）以及低功耗模式工作；
- 采用 2 阶的基于相位内插结构的数字时钟数据恢复（CDR）；
- 内建数字眼图扫描功能，包括横向和纵向扫描；
- 具有多个环回路径（PMA 和 PCS 端的远端和近端环回）、内建自测试模式（PRBS7、PRBS15、PRBS23 和 PRBS31）以及 PMA 内部信号测试。

7.2.2.11 PCIe 模块

PCIe 模块支持 PCIe Gen2，x1、x2、x4 和 x8，该模块规定的每通道数据速率为 5.0Gbps。

表 58 PCIe2_1 模块主要功能列表

编号	模块内部功能		
1	用户接口	AXI4-Stream 接口 64bit, 128bit, 256bit	
2	链路宽度	X1, X2, X4, X8	
3	链路速度	2.5Gb/s, 5.0Gb/s	
4	DRP	可动态重配置	
5	功耗调节	电源管理	
6	传输方式	请求者、完成者双通道传输	
7	协议层	产生和处理事务层包	存储器类型包的读、写、完成（带数据，不带数据）
8			配置类型包的读、写、完成（带数据，不带数据）
9			消息类型包的读、写、完成（带数据，不带数据）
10		数据包传输	流控管理
11			中断最大 32 个 MSI 和 MSI-X 向
12			支持 INTx
13			最大传输负载 1024bytes
14			事务排序

编号	模块内部功能		
15			链路翻转
16		链路训练状态机	链路初始化
17			链路训练
18			链路维护
19			链路协商握手
20	配置管理	0/1 类型的配置头标区	
21		配置空间访问	
22		PCIE 扩展能力空间	
23		环回控制和状态	
24		错误报告和状态	
25		设备序列号扩展	
26		设备 ID 的捕获与存储	
27		用户自定义配置能力	

8 应用建议

8.1 开发工具版本

PL 配套开发工具建议使用版本为 Vivado 2018.3、SOC 开发软件建议 SDK 2018.3 或者 Vitis 2019.2 版本。

8.2 开发流程




图 17 HWD7Z045 流程图

如上图所示，开发流程大体可以分为 6 步。其中 step1 至 step4 为硬件设计部分，在 Vivado 软件中实现；step5 为软件设计部分，在 SDK 软件中实现；step6 为功能的验证。复杂的程序还涉及 Debug，这个也是在 SDK 软件中实施。

PS 端启动流程如下图所示：




图 18 HWD7Z045 启动流程图

➤ 硬件启动阶段

PS 硬件启动阶段包括电源供电斜率、时钟、复位、管脚采样和 PLL 初始化。PL 可以在 PS 启动时上电。

➤ 外部 PS 控制管脚

在 PS_CLK 参考时钟的 45 个时钟周期内，硬件对七个启动模式管脚进行采样，并将它们的设置存储在只读寄存器中。管脚定义 MIO 输入缓冲器的初始电压灵敏度，选择 JTAG 链的路由，并选择包含启动镜像的 Flash 器件。开发板上电后会主动置低 PS_POR_B 复位管脚。板卡还包括一个 POR 复位按钮，可用于生成 POR 复位。可以使用 PS_SRST_B 复位管脚生成 non-POR 系统复位。

➤ PS PLL 初始化

PS PLL 由 MIO[6](BOOT_MODE[4])管脚使能。当 PLL 被使能时，BootROM 的执行会延迟直到 PLL 输出锁定。如果 PLL 未使能，则 PS_CLK 参考时钟输入管脚绕过 PLL，时钟子系统以 PS_CLK 输入的频率驱动。

➤ PS 软件启动阶段

PS 软件启动过程由 BootROM 和 FSBL/用户代码控制。BootROM 代码操作受启动管脚、BootROM Header 以及 BootROM 代码在系统中检测到的内容的影响。

➤ 阶段 0（BootROM: BootROM Header）

上电复位(POR)或 non-POR 系统复位（PS_SRST_B、调试、看门狗、软件）后，硬编码的 BootROM 在主 CPU(CPU0)上执行。BootROM 读取可编程到启动 Flash 器件中的 BootROM Header 以确定启动流程并转换到阶段 1。在硬件启动序列之后，两个 CPU 开始执行位于地址 0x0（BootROM 最初所在的位置）的相同的 BootROM 代码以确定它们自己的特性。请注意，单核器件包含一个处理器，双核器件包含两个。当存在 CPU1 时，通过执行 WFE 指令将自己暂停。CPU0 继续执行 BootROM。

➤ 阶段 1（FSBL/用户代码）

这通常是第一级启动引导程序，但它可以是任何用户控制的代码。

➤ 阶段 2（U-Boot/系统/应用程序）

这通常是系统软件，但也可能是第二级启动引导程序(SSBL)。

HWD7Z045 在上电启动配置过程中，会首先读取外部模式引脚电平确定配置模式，再通过内部 BootROM 以及启动代码完成 PS 端配置，且若不通过 JTAG 对 PL 端进行配置，则必须由 PS 端对 PL 端进行配置。HWD7Z045 配置关键引脚如下表所示：

表 59 配置关键引脚

引脚名称	I/O 类型	PS 端/PL 端	描述
PS_POR_B	Input	PS 端	POR 复位引脚，是读取启动模式引脚上下拉状态的唯一复位。对于上电序列，需要将 PS_POR_B 输入设定为低，直到 VCCPINT、VCCPAUX 和 VCCO_MIO0 达到其最小运行水平，以确保 PS eFUSE 的完整性。
PS_SRST_B	Input	PS 端	Non-POR 复位引脚，用于强制系统复位，可悬空、上拉，并可在 PS 端电源上电期间为高。
MIO[2]	Inout	PS 端	PS_POR_B 拉低后系统读取该引脚上下拉状态并写入寄存其中，确定 JTAG 链连线模式。 0：级联模式； 1：独立模式。 注：安全模式下，JTAG 不会启用，该引脚状态会被忽略。
MIO[5:3]	Inout	PS 端	PS_POR_B 拉低后系统读取该引脚上下拉状态并写入寄存其中，确定配置模式。 000：JTAG； 001：NOR； 010：NAND； 100：QSPI； 110：SD 卡。

引脚名称	I/O 类型	PS 端/PL 端	描述
MIO[6]	Inout	PS 端	PS_POR_B 拉低后系统读取该引脚上下拉状态并写入寄存其中，确定是否启用 PLL。 0: 启用 PLL，系统会等待 PLL 锁定，再去执行 BootROM； 1: 跳过 PLL，以支持更宽的 PS_CLK 频率范围。
MIO[8:7]	Inout	PS 端	PS_POR_B 拉低后系统读取该引脚上下拉状态并写入寄存其中，确定 BANK_500 及 BANK_501 使用的端口电压标准。 00: BANK_500 及 BANK_501 端口电压为 2.5V 或 3.3V； 01: BANK_500 端口电压为 1.8V，BANK_501 端口电压为 2.5V 或 3.3V； 10: BANK_500 端口电压为 2.5V 或 3.3V，BANK_501 端口电压为 1.8V； 11: BANK_500 及 BANK_501 端口电压为 1.8V。 注：如果某个接口同时用到了两个 BANK 上的 MIO，两个 BANK 上的电压标准必须一致。
CFGBVS	Input	PL 端	配置 BANK(BANK0)电压选择当 CFGBVS 为高时，BANK0 电压为 2.5V 或 3.3V；当 CFGBVS 为低时，BANK0 电压小于等于 1.8V； CFGBVS 必须接高或者接低，不允许悬空。若其他 BANK 参与配置，端口电压需要与 BANK0 匹配。
TCK	Input	PL 端	IEEE Std 1149.1 (JTAG)Test 时钟管脚，用于连接下载器的 TCK 脚，实现程序下载、上传和在线调试，建议接弱下拉电阻（例如 1K Ω ），保证在无下载器的情况下 TCK 保持为低。
TMS	Input	PL 端	IEEE Std 1149.1 (JTAG) Test 模式选择管脚，用于连接下载器的 TMS 脚，实现程序下载、上传和在线调试，建议接弱上拉电阻（例如 4.7K Ω ），保证在无下载器的情况下 TMS 保持为高。
TDI	Input	PL 端	IEEE Std 1149.1 (JTAG) Test 数据输入管脚，建议接弱上拉电阻（例如 4.7K Ω ）。单个器件时，用于连接下载器的 TDI 脚，多个器件配置成 JTAG 菊花链时，如果是第一个器件，则连接下载器的 TDI 管脚，否则，连接前一个器件的 TDO 脚。用于实现程序下载、上传和在线调试。
TDO	Output	PL 端	IEEE Std 1149.1 (JTAG) Test 数据输出管脚，建议接弱上拉电阻（例如 4.7K Ω ）。单个器件时，用于连接下载器的 TDO 脚，多个器件配置成 JTAG 菊花链时，如果是最后一个器件，则连接下载器的 TDO 管脚，否则，连接下一个器件的 TDI 脚。用于实现程序下载、上传和在线调试。
PROGRAM_B	Input	PL 端	当 PROGRAM_B 产生低脉冲时，可清除 PL 端的配置并允许 PS 端或通过 JTAG TAP 控制器对 PL 端进行配置；PROGRAM_B 需要连接一个 $\leq 4.7K\Omega$ 的上拉电阻到 VCCO_0 以保证获得一个稳定的高输入

引脚名称	I/O 类型	PS 端/PL 端	描述
INIT_B	Inout	PL 端	在初始化完成前或配置错误时，INIT_B 为 0 完成 PL 初始化过程后，INIT_B 释放到高 Z，此时外部电阻器将 INIT_B 拉高。 •INIT_B 为漏极开路，可做线与逻辑； •INIT_B 如保持在低位，可在初始化过程结束后暂停加电配置序列； INIT_B 需要连接一个$\leq 4.7K\Omega$的上拉电阻到 VCCO_0
DONE	Inout	PL 端	作为配置序列完成标志，为高时代表配置完成，DONE 为漏极开路，虽然内部集成了 10K 上拉电阻，但是还是建议外部接 330Ω 上拉到 VCCO_0

HWD7Z045 除了支持 JTAG 模式，还支持支持以下几种配置模式：

- (1) NOR 模式
- (2) NAND 模式
- (3) QSPI 模式
- (4) SD 卡模式

用编程模式管脚（MIO5，MIO4，MIO3）来选择编程的模式。模式选择编码如下表所示。

表 60 编程模式编码表^{1,2,3,4}

管脚信号	MIO8	MIO7	MIO6	MIO5	MIO4	MIO3	MIO2
JTAG				0	0	0	JTAG 链
NOR				0	0	1	0: 级联模式 1: 独立模式
NAND				0	1	0	
QSPI				1	0	0	
SD				1	1	0	
PLL 模式							
PLL 使能			0	硬件等待 PLL 锁相环锁定，然后执行 ROM 启动			
PLL 忽略			1	具有较宽的 PS_CLK 频率范围			
MIO Bank 电压							
电压	Bank1	Bank0	电压 Bank0 包含 MIO0 到 MIO15 电压 Bank1 包含 MIO16 到 MIO53				
2.5V,3.3V	0	0					
1.8V	1	1					
注 1: JTAG 级联模式最为常见，所有关于 JTAG 模式的相关描述中默认采用的模式。							
注 2: 在安全模式下，JTAG 功能未被启用，同时 MIO2 也会被忽略。							
注 3: 四通道 SPI 和 NOR 引导模式支持“立即执行”功能（此支持始终为非安全模式）							
注 4: 当接口跨越这两个电压 BANK 时，两个 BANK 必须设置为相同的电压值。							

8.3 NOR 模式

NOR 模式启动需选用 8 位异步、容量最高 256Mb 的 NOR FLASH 存储设备。配置参考示意图如下图所示：




图 19 模式配置原理图

在使用 NOR 模式时，需注意以下几点：

- (1) 上电过程中 PS_SRST_B 由低到高时间至少要比 PS_POR_B 由低到高时间提前 2us；
- (2) NOR 模式同时占用了 BANK_500 和 BANK501 上的管脚，因此两个 BANK 的端口电平需保持一致；
- (3) PL VCCO_0 和编程器的 VREF 必须具有相同的电压；
- (4) DONE 引脚是漏极开路输出。建议接一个 330Ω 的上拉电阻；
- (5) INIT_B 引脚是双向漏极开路引脚。需要一个外部上拉电阻；
- (6) PROGRAM_B 也需要一个上拉电阻；
- (7) VCCBATT 是存储在 SRAM 中的 AES 密钥的电源。使用时，应将其连接至电池电源。

8.4 NAND 模式

NAND 模式启动选用 8 位或 16 位的 NOR FLASH 存储设备，支持 ONFI 1.0 协议。配置参考示意图如下图所示：




图 20 NAND 模式配置原理图

在使用 NAND 模式时，需注意以下几点：

- (1) 上电过程中 PS_SRST_B 由低到高时间至少要比 PS_POR_B 由低到高时间提前 2us;
- (2) NAND 模式同时占用了 BANK_500 和 BANK501 上的管脚, 因此两个 BANK 的端口电平需保持一致;
- (3) 启动镜像需置于前 128Mb 的地址空间, 用于 BootROM 头搜索功能;
- (4) PL VCCO_0 和编程器的 VREF 必须具有相同的电压;
- (5) DONE 引脚是漏极开路输出。建议接一个 330Ω 的上拉电阻;
- (6) INIT_B 引脚是双向漏极开路引脚。需要一个外部上拉电阻;
- (7) PROGRAM_B 也需要一个上拉电阻;
- (8) VCCBATT 是存储在 SRAM 中的 AES 密钥的电源。使用时, 应将其连接至电池电源。

8.5 QSPI 模式

QSPI 模式下可选用 1 位、2 位或 4 位的单个 QSPI FLASH 器件进行配置，支持 16MB 的配置存储空间，也可选择使用双 QSPI FLASH 形成 8 位 I/O 的并行配置模式，以及使用双 QSPI FLASH 形成 4 位 I/O 的堆叠式配置模式，双 QSPI FLASH 支持 32MB 的配置存储空间。配置参考示意图如下图所示：




图 21 单 QSPI 模式配置原理图

双 QSPI FLASH 器件的 8 位并行式配置参考示意图，该模式可将地址空间由 16MB 提高至 32MB，即 24 位地址提升至 25 位地址空间，并使数据吞吐量提升一倍：




图 22 双 QSPI 模式配置原理图（8 位并行式）

双 QSPI FLASH 器件的 4 位堆叠式配置参考示意图，该模式可将地址空间由 16MB 提高至 32MB，即 24 位地址提升至 25 位地址空间，并节省一定的引脚引线空间，但吞吐量与单个 QSPI FLASH 一致，该模式不支持就地执行功能。




图 23 QSPI 模式配置原理图（4 位堆叠式）

在使用 QSPI 模式时，需注意以下几点：

- (1) 上电过程中 PS_SRST_B 由低到高时间至少要比 PS_POR_B 由低到高时间提前 2 μ s;
- (2) PL VCCO_0 和编程器的 VREF 必须具有相同的电压;
- (3) DONE 引脚是漏极开路输出。建议接一个 330 Ω 的上拉电阻;
- (4) INIT_B 引脚是双向漏极开路引脚。需要一个外部上拉电阻;
- (5) PROGRAM_B 也需要一个上拉电阻;
- (6) VCCBATT 是存储在 SRAM 中的 AES 密钥的电源。使用时, 应将其连接至电池电源。

8.6 SD 卡模式

SD 卡模式可以让系统从 SD 卡中读取配置数据，支持 FAT16/32 文件格式，支持的 SD 卡最高容量可达 32GB。配置参考示意图如下图所示：




图 24 SD 卡模式配置原理图

在使用 SD 卡模式时，需注意以下几点：

- (1) 上电过程中 PS_SRST_B 由低到高时间至少要比 PS_POR_B 由低到高时间提前 2us
- (2) 如需使用 CD 引脚（Card Detect）、WP 引脚（Write Protect）等，需对引脚进行上拉；
- (3) PL VCC0_0 和编程器的 VREF 必须具有相同的电压；
- (4) DONE 引脚是漏极开路输出。建议接一个 330Ω 的上拉电阻；
- (5) INIT_B 引脚是双向漏极开路引脚。需要一个外部上拉电阻；
- (6) PROGRAM_B 也需要一个上拉电阻；
- (7) VCCBATT 是存储在 SRAM 中的 AES 密钥的电源。使用时，应将其连接至电池电源。

8.7 SerDes (GTX) 应用注意事项

HWD7Z045 产品采用正向对标设计路线，所以在 GTX 的应用上与 AMD 存在差异，具体如下所述。

8.7.1 AVCC/AVTT 电源要求

SerDes 的 AVCC 需要单独供电，不建议与其它电源共用（尤其不能与 VCCINT 共用），避免其它电源的噪声影响 SerDes 的性能。AVCC 管脚处的电源纹波需小于 10mVpp，同时包括纹波在内的电压值严禁超过推荐工作条件。

SerDes 的 AVTT 需要单独供电，不建议与其它电源共用，避免其它电源的噪声影响 SerDes 的性能。AVTT 管脚处的电源纹波需小于 10mVpp，同时包括纹波在内的电压值严禁超过推荐工作条件。

8.7.2 参考时钟要求

- 1) 参考时钟在管脚处的差分峰峰电压输入需满足指标（350mV~2000mV）；参考时钟的随机抖动小于1ps(rms)。
- 2) 参考时钟的AC耦合电容需在板卡设计中靠近FPGA器件端，如下图：




图 25 参考时钟的 AC 耦合电容位置

交流耦合主要作用：

- 隔断各器件之间的直流分量，降低功耗；
- 保持器件之间独立的共模电压；
- 交流耦合电容与器件终端形成高通滤波器，减小基准时钟漂移。

8.7.3 Lane 的耦合电容

Lane 的耦合电容在板卡的位置需根据具体协议进行相应设计，具体参考相应协议的用户指南。

8.7.4 PCB 高速信号走线规则

SerDes 参考时钟、发送端、接收端在 PCB 的走线与相邻走线的距离，需大于等于走线线宽的 3 倍，防止相邻信号的串扰。

8.7.5 端接校准电阻设计

端接校准电阻原理图设计如下：




图 26 SerDes 外部电源连接关系图

MGTAVTTRCAL 为端接电阻校准模块供电电源，MGTRREF 为端接电阻校准模块电阻输入。MGTAVTTRCAL 引脚应连接到 MGTAVTT 电源和 100Ω 精密外部电阻引脚上，电阻的另一个引脚连接到 MGTRREF 引脚。

其中 MGTAVTTRCAL 和 MGTRREF 管脚到 100Ω 电阻的两端需走线等长。




图 27 RCAL 电阻的 PCB 布线图

8.7.6 IBERT GTX IP 数字眼图兼容性

针对 GTX IBERT IP 数字眼图观测兼容性问题，需要更改 Vivado 软件底层 csv 文件，文件路径为：XILINX\Vivado\2018.3\data\xicom\ibert_slave_k7gtx_channel.csv，如下图所示：

▼ ▲ 此电脑 > 本地磁盘 (D:) > Xilinx > Vivado > 2018.3 > data > xicom

名称	修改日期	类型	大小
hw_server_device_info_file.csv	2018/12/7 12:04	Microsoft Excel ...	2 KB
hw_serverpv.mf	2018/12/7 12:04	MF 文件	4 KB
ibert_slave_7sgth_channel.csv	2018/12/7 12:04	Microsoft Excel ...	53 KB
ibert_slave_7sgth_channel_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	11 KB
ibert_slave_7sgth_common.csv	2018/12/7 12:04	Microsoft Excel ...	7 KB
ibert_slave_7sgth_common_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	2 KB
ibert_slave_7sgtp_channel.csv	2018/12/7 12:04	Microsoft Excel ...	43 KB
ibert_slave_7sgtp_channel_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	9 KB
ibert_slave_7sgtp_common.csv	2018/12/7 12:04	Microsoft Excel ...	7 KB
ibert_slave_7sgtp_common_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	2 KB
ibert_slave_7sgtz.csv	2018/12/7 12:04	Microsoft Excel ...	335 KB
ibert_slave_7sgtz_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	58 KB
ibert_slave_k7gtx_channel.csv	2025/9/9 13:47	Microsoft Excel ...	26 KB
ibert_slave_k7gtx_channel_old.csv	2018/12/7 12:04	Microsoft Excel ...	26 KB
ibert_slave_k7gtx_channel_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	17 KB
ibert_slave_k7gtx_common.csv	2018/12/7 12:04	Microsoft Excel ...	3 KB
ibert_slave_k7gtx_common_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	2 KB
ibert_slave_ucgth_channel.csv	2018/12/7 12:04	Microsoft Excel ...	59 KB
ibert_slave_ucgth_channel_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	17 KB
ibert_slave_ucgth_channel_ver2.csv	2018/12/7 12:04	Microsoft Excel ...	64 KB
ibert_slave_ucgth_common.csv	2018/12/7 12:04	Microsoft Excel ...	13 KB
ibert_slave_ucgth_common_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	3 KB
ibert_slave_ucgty_channel.csv	2018/12/7 12:04	Microsoft Excel ...	56 KB
ibert_slave_ucgty_channel_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	18 KB
ibert_slave_ucgty_common.csv	2018/12/7 12:04	Microsoft Excel ...	11 KB
ibert_slave_ucgty_common_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	4 KB
ibert_slave_upgth_channel.csv	2018/12/7 12:04	Microsoft Excel ...	63 KB
ibert_slave_upgth_channel_parameters.csv	2018/12/7 12:04	Microsoft Excel ...	28 KB
ibert_slave_upgth_common.csv	2018/12/7 12:04	Microsoft Excel ...	14 KB

图 28 IBERT 眼图修改文件路径

修改内容是将 csv 文件中 232-244 行的数字加 2（十六进制），修改前后如下图所示。

修改前

232	DRP.ES_ERROR_COUNT	14F
233	DRP.ES_SAMPLE_COUNT	150
234	DRP.ES_CONTROL_STATUS	151
235	DRP.ES_RDATA	156
236	DRP.ES_RDATA	155
237	DRP.ES_RDATA	154
238	DRP.ES_RDATA	153
239	DRP.ES_RDATA	152
240	DRP.ES_SDATA	15B
241	DRP.ES_SDATA	15A
242	DRP.ES_SDATA	159
243	DRP.ES_SDATA	158
244	DRP.ES_SDATA	157

→

修改后

232	DRP.ES_ERROR_COUNT	151
233	DRP.ES_SAMPLE_COUNT	152
234	DRP.ES_CONTROL_STATUS	153
235	DRP.ES_RDATA	158
236	DRP.ES_RDATA	157
237	DRP.ES_RDATA	156
238	DRP.ES_RDATA	155
239	DRP.ES_RDATA	154
240	DRP.ES_SDATA	15D
241	DRP.ES_SDATA	15C
242	DRP.ES_SDATA	15B
243	DRP.ES_SDATA	15A
244	DRP.ES_SDATA	159

图 29 csv 文件修改内容

修改之后启动 Vivdao，下载 ibert demo 工程的 bit 文件，数字眼图功能就可以正常使用。

注意：通过本方法修改后，XILINX 产品的数字眼图功能将会异常，建议用户将源文件进行备份保留。

8.7.7 QPLL VCO 带宽兼容性

XILINX GTX 的 QPLL VCO 范围是分段的，分别为 5.93GHz~8.0 GHz 和 9.8GHz~12.5GHz，HWDSW300T 产品的 QPLL VCO 范围是连续的，为 6.8GHz~12.5GHz。所以当用户在 5.93 GHz~6.8GHz 区间(包括分频区间如 2 分频、4 分频等)使用 QPLL 模式时,HWDSW300T 产品不支持 XILINX 的默认配置。

综上，建议用户在 6.8GHz 频点以下时，使用 CPLL 模式。

下文将介绍 QPLL 模式下，如何通过修改实现兼容性。

QPLL 模式下 PLL 输出频率计算方式如下：

$$F_{PLLClkout} = F_{PLLClkin} * N/(M*2) \quad \text{.....公式 1}$$

QPLL 模式下 PLL 输出频率计算方式如下：

$$F_{LineRate} = F_{PLLClkout} * 2/D \quad \text{.....公式 2}$$

QPLL 分频系数设置如下表所示。

表 61 QPLL 分频设置

系数	属性	有效值
M	QPLL_REFCLK_DIV	1, 2, 3, 4
N	QPLL_FBDIV QPLL_FBDIV_RATIO	16, 20, 32, 40, 64, 66, 80, 100
D	RXOUT_DIV /TXOUT_DIV	1, 2, 4, 8, 16

表 62 系数 N 设置

N	QPLL_FBDIV_RATIO	QPLL_FBDIV
16	1	0000100000
20	1	0000110000
32	1	0001100000
40	1	0010000000
64	1	0011100000
66	0	0101000000
80	1	0100100000
100	1	0101110000

根据上表所示，针对 QPLL 不兼容区间，可通过将 PLL 输出频率扩大一倍（N 乘以 2），再将 TX/RX 的分频系数扩大一倍（D 乘以 2）。即可解决 QPLL 兼容性问题。

注意：（1）上述更改方式仅限某个频点下的典型时钟。

（2）理论上用户可以根据上文所述公式 1 和公式 2，任意配置 QPLL 系数，但不建议用户将 M 值设置为 1 之外的值。

下表为 GTX 支持协议 PLL 推荐使用情况，其中不兼容的协议及频点已斜体标粗。

表 63 HWD7Z045FFG900 使用 GTX 相关协议 PLL 推荐表

协议	线速率 Gb/s	PLL 输出 频率 GHz	参考时 钟频率 典型值 MHz	使用 PLL 模式	是否 兼容 XILINX	TX/RX 分频系数	CPLL 系数			QPLL 系数	
						D	M	N2	N1	M	N
Fibre Channel (Single Rate)	4.25	2.125	212.5	CPLL	兼容	1	1	2	5	-	-
	2.125	2.125	106.25	CPLL	兼容	2	1	4	5	-	-
	1.0625	2.125	106.25	CPLL	兼容	4	1	4	5	-	-
Fibre Channel (Multi-Rate)	4.25	2.125	212.5	CPLL	兼容	1	1	2	5	-	-
	2.125	2.125	212.5	CPLL	兼容	2	1	2	5	-	-
	1.0625	2.125	212.5	CPLL	兼容	4	1	2	5	-	-
XAUI	3.125	3.125	156.25	CPLL	兼容	2	1	4	5	-	-
	3.125	12	156.25	QPLL	不兼容	4	-	-	-	1	80
	6.25	3.125	156.25	CPLL	兼容	1	1	4	5	-	-
	6.25	12	156.25	QPLL	不兼容	2	-	-	-	1	80
RXAUI	6.25	3.125	156.25	CPLL	兼容	1	1	4	5	-	-
	6.25	12	156.25	QPLL	不兼容	2	-	-	-	1	80
GigE	1.25	2.5	125	CPLL	兼容	1	1	4	5	-	-
Aurora	6.25	3.125	312.5	CPLL	兼容	1	1	2	5	-	-

协议	线速率 Gb/s	PLL 输出 频率 GHz	参考时 钟频率 典型值 MHz	使用 PLL 模式	是否 兼容 XILINX	TX/RX 分频系数	CPLL 系数			QPLL 系数	
						D	M	N2	N1	M	N
(Single Rate)	5	2.5	250	CPLL	兼容	1	1	2	5	-	-
	3.125	3.125	156.25	CPLL	兼容	2	1	4	5	-	-
	2.5	2.5	125	CPLL	兼容	2	1	4	5	-	-
	1.25	2.5	125	CPLL	兼容	4	1	4	5	-	-
Aurora (Multi-Rate)	6.25	3.125	312.5	CPLL	兼容	1	1	2	5	-	-
	5	2.5	312.5	CPLL	兼容	1	1	2	4	-	-
	3.125	3.125	312.5	CPLL	兼容	2	1	2	5	-	-
	2.5	2.5	312.5	CPLL	兼容	2	1	2	4	-	-
	1.25	2.5	312.5	CPLL	兼容	4	1	2	4	-	-
Aurora 64B/66B	3.125	3.125	156.25	CPLL	兼容	2	1	4	5	-	-
Serial RapidIO (Single Rate)	3.125	3.125	156.25	CPLL	兼容	2	1	4	5	-	-
	2.5	2.5	125	CPLL	兼容	2	1	4	5	-	-
	1.25	2.5	125	CPLL	兼容	4	1	4	5	-	-
Serial RapidIO (Multi-Rate)	3.125	3.125	156.25	CPLL	兼容	2	1	4	5	-	-
	2.5	2.5	156.25	CPLL	兼容	2	1	4	4	-	-
	1.25	2.5	156.25	CPLL	兼容	4	1	4	4	-	-
SATA	6	3	150	CPLL	兼容	1	1	4	5	-	-
	3	3	150	CPLL	兼容	2	1	4	5	-	-
	1.5	3	150	CPLL	兼容	4	1	4	5	-	-
	6	6	150	QPLL	不兼容	2	-	-	-	1	80
	3	6	150	QPLL	不兼容	4	-	-	-	1	80
	1.5	6	150	QPLL	不兼容	8	1	-	-	1	80
PCIE	2.5	2.5	100	CPLL	兼容	2	1	5	5	1	80
	5	2.5	100	CPLL	兼容	1	1	5	5	1	80
	8	8	100	QPLL	兼容	1	-	-	-	1	80
CPRI (Multi-Rate)	3.072	3.072	122.88	CPLL	兼容	2	1	5	5	-	-
	2.4576	2.4576	122.88	CPLL	兼容	2	1	4	5	-	-
	1.2288	1.2288	122.88	CPLL	兼容	4	1	4	5	-	-
	0.6144	0.6144	122.88	CPLL	兼容	8	1	4	5	-	-

协议	线速率 Gb/s	PLL 输出 频率 GHz	参考时 钟频率 典型值 MHz	使用 PLL 模式	是否 兼容 XILINX	TX/RX 分频系数	CPLL 系数			QPLL 系数	
						D	M	N2	N1	M	N
		4									
	9.8304	9.8304	122.88	QPLL	兼容	1	-	-	-	1	80
OBSAI (Multi-Rate)	6.144	3.072	153.6	CPLL	兼容	1	1	4	5	-	-
	3.072	3.072	153.6	CPLL	兼容	2	1	4	5	-	-
	1.536	3.072	153.6	CPLL	兼容	4	1	4	5	-	-
	0.768	3.072	153.6	CPLL	兼容	8	1	4	5	-	-
3G-SDIHD- SDI (Multi-Rate)	2.97	2.97	148.5	CPLL	兼容	2	1	4	5	-	-
	1.485	2.97	148.5	CPLL	兼容	4	1	4	5	-	-
Interlaken	6.25	3.125	312.5	CPLL	兼容	1	1	2	5	-	-
	4.25	3.125	212.5	CPLL	兼容	1	1	2	5	-	-
	3.125	3.125	156.25	CPLL	兼容	2	1	4	5	-	-
	10.3125	10.3125	161.13	QPLL	兼容	1	-	-	-	1	80
SFI-5	3.125	3.125	195.3125	CPLL	兼容	2	1	4	4	-	-
OC-48	2.48832	2.48832	155.52	CPLL	兼容	2	1	4	4	-	-
OC-12	0.62208	2.48832	155.52	CPLL	兼容	8	1	4	4	-	-
OTU-1	2.666057	2.666057	166.6286	CPLL	兼容	2	1	4	4	-	-
CEI 6.25	6.25	3.125	390.625	CPLL	兼容	1	1	2	4	-	-
	6.25	12.5	390.625	QPLL	不兼容	2	-	-	-	1	32
	6.25	12.5	156.25	QPLL	不兼容	2	-	-	-	1	80
10GBASE-R (156.25 MHz)	10.3125	10.3125	156.25	QPLL	兼容	1	-	-	-	1	66
OC-192 (9.953 Gb/s, 155.516 MHz)	9.953024	9.953024	155.516	QPLL	兼容	1	-	-	-	1	64
Standard: SFP+	9.95328	9.95328	155.52	QPLL	兼容	1	-	-	-	1	64

协议	线速率 Gb/s	PLL 输出 频率 GHz	参考时 钟频率 典型值 MHz	使用 PLL 模式	是否 兼容 XILINX	TX/RX 分频系数	CPLL 系数			QPLL 系数	
						D	M	N2	N1	M	N
(SFF-8431, SFI)	10.3125	10.31 25	156.25	QPLL	兼容	1	-	-	-	1	66
	10.5187	10.31 25	164.35 5	QPLL	兼容	1	-	-	-	1	64
	11.1	11.1	173.43 75	QPLL	兼容	1	-	-	-	1	64

注 1: TX/RX 分频系数 D 属性为 TXOUT_DIV, RXOUT_DIV

注 2: CPLL 系数的 M 属性为 CPLL_REFCLK_DIV

注 3: CPLL 系数的 N2 属性为 CPLL_FBDIV

注 4: CPLL 系数的 N1 属性为 CPLL_FBDIV_45

注 5: QPLL 系数的 M 属性为 QPLL_REFCLK_DIV

注 6: QPLL 系数的 N 属性为 QPLL_FBDIV, QPLL_FBDIV_RATIO

针对上表的推荐值，下文将详细介绍 XILINX 官方提供 IP 的 QPLL 兼容性解决办法。

(1) IBERT 7 Series GTX IP

下文将介绍 GTX 3.125Gb/s 在 QPLL 模式下如何使用，用户可以参考解决其它频点 IBERT 不兼容问题。

步骤 1: 设置线速率为 3.125Gbps，参考时钟为 156.25Mhz，勾选 Quad PLL，如下图所示。




图 30 IBERT IP 设置 1

注意：HWD7Z045 的 GTX 仅支持 32bit 数据宽度。

步骤 2: 设置 QUAD 位置，下述示例选择 115bank，GTX 时钟从 115bank clk0 引脚输入（用户根据板卡实际需求设置），如下图所示。




图 31 IBERT IP 设置 2

步骤 3: 设置 IBERT IP CORE 时钟，下述示例推荐使用 GTX PHY 的参考时钟，这样可以减少一组差分时钟输入，如下图所示。




图 32 IBERT IP 设置 3

步骤 4: 设置完成后点击 OK, 生成 IP。然后选择 IBERT IP, 右键点击 Open IP Example Design。如下图所示。




图 33 打开 IBERT DEMO 工程

步骤 5: 打开 demo 工程的 xdc 文件做如下修改。

a、QPLL 增加两行约束，如下图所示。




图 34 增加 QPLL 约束

设置 QPLL_FBDIV_RATIO 为 1, QPLL_FBDIV 为 10'b0100100000 (即将 M 参数设置为 80)。

b、将 TXOUT_DIV/RXOUT_DIV 由 2 改为 4, 如下图所示。




图 35 更改 TX/RX 分频系数

通过上述修改步骤后生成 bit 文件，即可解决 QPLL 不兼容问题。

(2) XAUI IP

XAUI IP 默认使用 QPLL 模式，下文将描述如何兼容 XAUI IP。

步骤 1：设置 IP 数据率：XAUI IP 10Gb/s 数据率情况下，每个 lane 线速率为 3.125Gb/s，20Gb/s 数据情况下，每个 lane 线速率为 6.25Gb/s，下述示例介绍 10Gb/s 数据率更改办法。




图 36 XAUI IP 设置 1

步骤 2: 在 Shared logic 界面，如下图所示设置，这样可将 GTX COMMON 原语包含在 IP 中。




图 37 XAUI IP 设置 2

步骤 3: 设置完 IP 后，点击 OK。将 IP 的编译模式设置为 Global，这样即可更改 IP 底层文件，如下图所示




图 38 设置 XAUI IP 编译模式

步骤 4：解决办法即将系数 D 设置为 $4(10\text{Gb/s})/2(20\text{Gb/s})$ ，同时将系数 N 设置为 80。

如下图所示，在工程路径下找到需要更改的源文件。

↑ > 300T_900 > XAUI > xaui_demo > xaui_demo.srsc > sources_1 > ip > xaui_0 > synth				
名称	修改日期	类型	大小	
xaui_0.v	2025/11/4 21:11	V 文件	14 KB	
xaui_0.xdc	2025/11/4 21:11	XDC 文件	2 KB	
xaui_0_block.v	2025/11/4 21:11	V 文件	71 KB	
xaui_0_cl_clocking.v	2025/11/4 21:11	V 文件	3 KB	
xaui_0_cl_resets.v	2025/11/4 21:11	V 文件	4 KB	
xaui_0_ff_synchronizer.v	2025/11/4 21:11	V 文件	4 KB	
xaui_0_gt_wrapper.v	2025/11/4 21:32	V 文件	77 KB	xaui_0_gt_wrapper.v 更改 GTX_COMMON 原语内容
xaui_0_gt_wrapper_gt.v	2025/11/4 21:24	V 文件	46 KB	xaui_0_gt_wrapper_gt.v 更改 GTX_CHANNEL 原语内容
xaui_0_gt_wrapper_tx_sync_manual.v	2025/11/4 21:11	V 文件	15 KB	
xaui_0_gt_wrapper_tx_sync_manual_block.v	2025/11/4 21:11	V 文件	5 KB	
xaui_0_gt_wrapper_tx_sync_manual_sync_pulse.v	2025/11/4 21:11	V 文件	5 KB	
xaui_0_ooc.xdc	2025/11/4 21:11	XDC 文件	1 KB	
xaui_0_reset_counter.v	2025/11/4 21:11	V 文件	4 KB	
xaui_0_support.v	2025/11/4 21:11	V 文件	23 KB	
xaui_0_support_clocking.v	2025/11/4 21:11	V 文件	4 KB	

图 39 XAUI IP 源文件路径

文件更改内容如下图所示，GTX_CHANNEL 原语将 RXOUT_DIV、TXOUT_DIV 设置为 4（若选择 20Gb/s 数据率时设置为 2）。

xaui_0_gt_wrapper_gt.v	
478	.TX_MARGIN_LOW_1 (7'b1000100),
479	.TX_MARGIN_LOW_2 (7'b1000010),
480	.TX_MARGIN_LOW_3 (7'b1000000),
481	.TX_MARGIN_LOW_4 (7'b1000000),
482	
483	//-----TX Gearbox Attributes-----
484	.TXGEARBOX_EN ("FALSE"),
485	
486	//-----TX Initialization and Reset Attributes-----
487	.TXPCSRESET_TIME (5'b00001),
488	.TXPMARESET_TIME (5'b00001),
489	
490	//-----TX Receiver Detection Attributes-----
491	.TX_RXDETECT_CFG (14'h1832),
492	.TX_RXDETECT_REF (3'b100),
493	
494	//-----CPLL Attributes-----
495	.CPLL_CFG (24'hBC07DC),
496	.CPLL_FBDIV (4),
497	.CPLL_FBDIV_45 (5),
498	.CPLL_INIT_CFG (24'h00001E),
499	.CPLL_LOCK_CFG (16'h01E8),
500	.CPLL_REFCLK_DIV (1),
501	// .RXOUT_DIV (2),
502	// .TXOUT_DIV (2),
503	.RXOUT_DIV (4), 10Gb/s数据率时设置为4
504	.TXOUT_DIV (4), 20Gb/s数据率时设置为2
505	.SATA_CPLL_CFG ("VCO_3000MHZ"),
506	
507	//-----RX Initialization and Reset Attributes-----
508	.RXDFELPMRESET_TIME (7'b0001111),
509	
510	//-----RX Equalizer Attributes-----
511	.RX_LPM_HF_CFG (14'b00000011110000),
512	.RX_LPM_LF_CFG (14'b00000001110000),
513	.RX_DFE_GAIN_CFG (23'h020FEA),
514	.RX_DFE_H2_CFG (12'b00000000000000),
515	.RX_DFE_H3_CFG (12'b00000010000000),
516	.RX_DFE_H4_CFG (11'b00011110000),
517	.RX_DFE_H5_CFG (11'b00011100000),
518	.RX_DFE_KL_CFG (13'b00000011111110),
519	.RX_DFE_LPM_CFG (16'h0904),
520	.RX_DFE_LPM_HOLD_DURING_IDLE (1'b0),
521	.RX_DFE_UT_CFG (17'b10001111000000000),
522	.RX_DFE_VF_CFG (17'b00011111100000011),
523	
524	//-----Power-Down Attributes-----
525	.RX_CLKMUX_PD (1'b1),

图 40 XAUI IP 源文件更改系数 D

GTX_COMMON 原语配置更改如下图所示。

```
609 //----- Transmit Ports - TX Fabric Clock Output Control Ports -----
610 output gt3_txoutclk_out,
611 output gt3_txoutclkfabric_out,
612 output gt3_txoutclkpcps_out,
613 //----- Transmit Ports - TX Gearbox Ports -----
614 input [1:0] gt3_txcharisk_in,
615 //----- Transmit Ports - TX Initialization and Reset Ports -----
616 input gt3_txpcosreset_in,
617 input gt3_txpmarereset_in,
618 output gt3_txresetdone_out,
619 //----- Transmit Ports - TX Polarity Control Ports -----
620 input gt3_txpolarity_in,
621 //----- Transmit Ports - Pattern Generator Ports -----
622 input [2:0] gt3_txprbssel_in,
623
624
625 //----- COMMON PORTS -----
626 //----- Common Block - Ref Clock Ports -----
627 input gt0_gtreclk0_common_in,
628 //----- Common Block - QPLL Ports -----
629 output gt0_qplllock_out,
630 input gt0_qplllockdetect_in,
631 output gt0_qpllrefclklost_out,
632 input gt0_qpllreset_in,
633
634 //----- Parameter Declarations -----
635 // localparam QPLL_FBDIV_TOP = 40;
636 localparam QPLL_FBDIV_TOP = 80;
637 localparam QPLL_FBDIV_IN = (QPLL_FBDIV_TOP == 16) ? 10'b000001000000 :
638 (QPLL_FBDIV_TOP == 20) ? 10'b000001100000 :
639 (QPLL_FBDIV_TOP == 32) ? 10'b000011000000 :
640 (QPLL_FBDIV_TOP == 40) ? 10'b001000000000 :
641 (QPLL_FBDIV_TOP == 64) ? 10'b001110000000 :
642 (QPLL_FBDIV_TOP == 66) ? 10'b010100000000 :
643 (QPLL_FBDIV_TOP == 80) ? 10'b010010000000 :
644 (QPLL_FBDIV_TOP == 100) ? 10'b010111000000 : 10'b000000000000;
645
646 localparam QPLL_FBDIV_RATIO = (QPLL_FBDIV_TOP == 16) ? 1'b1 :
647 (QPLL_FBDIV_TOP == 20) ? 1'b1 :
648 (QPLL_FBDIV_TOP == 32) ? 1'b1 :
649 (QPLL_FBDIV_TOP == 40) ? 1'b1 :
650 (QPLL_FBDIV_TOP == 64) ? 1'b1 :
651 (QPLL_FBDIV_TOP == 66) ? 1'b0 :
652 (QPLL_FBDIV_TOP == 80) ? 1'b1 :
653 (QPLL_FBDIV_TOP == 100) ? 1'b1 : 1'b1;
654
655 //----- Wire Declarations -----
```

图 41 XAUI IP 源文件更改系数 N

注意：对于 10Gb/s 和 20Gb/s 数据率模式，GTX_COMMON 原语都需要按照上图更改。

通过上述修改步骤后生成 bit 文件，即可解决 XAUI IP 兼容性问题。

(3) RXAUI IP

RXAUI IP 默认使用 QPLL 模式，下文将描述如何兼容 XAUI IP（处理办法与 XAUI 方式一致）。

步骤 1：设置 IP，如下图所示。




图 42 RXAUI IP 设置 1

步骤 2: 在 Shared logic 界面，如下图 43 所示设置，这样可将 GTX COMMON 原语包含在 IP 中。




图 43 RXAUI IP 设置 2

步骤 3: 将 IP 的编译模式设置为 Global，这样即可更改 IP 底层文件，如下图所示。




图 44 设置 XAUI IP 编译模式

步骤 4: 更改 IP 源文件, 解决办法即将系数 D 设置为 2, 同时将系数 N 设置为 80。如下图所示, 在工程路径下找到需要更改的源文件。

300T_900 > XAUI > xaui_demo > xaui_demo.srcs > sources_1 > ip > rxau0 > synth				
名称	修改日期	类型	大小	
rxau0.v	2025/11/11 15:48	V 文件	10 KB	
rxau0.xdc	2025/11/11 15:48	XDC 文件	3 KB	
rxau0_block.v	2025/11/11 15:48	V 文件	39 KB	
rxau0_cl_clocking.v	2025/11/11 15:48	V 文件	3 KB	
rxau0_cl_resets.v	2025/11/11 15:48	V 文件	4 KB	
rxau0_ff_synchronizer.v	2025/11/11 15:48	V 文件	4 KB	
rxau0_gt_common_wrapper.v	2025/11/11 15:48	V 文件	9 KB	需要更改的源文件
rxau0_gt_wrapper_gt.v	2025/11/11 15:48	V 文件	46 KB	
rxau0_gt_wrapper_tx_sync_manual.v	2025/11/11 15:48	V 文件	15 KB	
rxau0_ooc.xdc	2025/11/11 15:48	XDC 文件	1 KB	
rxau0_reset_counter.v	2025/11/11 15:48	V 文件	4 KB	
rxau0_support.v	2025/11/11 15:48	V 文件	17 KB	
rxau0_support_clocking.v	2025/11/11 15:48	V 文件	4 KB	
rxau0_support_resets.v	2025/11/11 15:48	V 文件	4 KB	
rxau0_tx_sync_block.v	2025/11/11 15:48	V 文件	5 KB	
rxau0_tx_sync_pulse.v	2025/11/11 15:48	V 文件	5 KB	

图 45 需要更改的源文件路径

步骤 5: 打开 rxau0_gt_common_wrapper.v, 更改内容如下图所示。

```

64 `default_nettype wire
65 `timescale 1ns / 1ps
66 `define DLY #1
67
68
69 //***** Entity Declaration *****
70 module rxau0_gt_common_wrapper #
71 (
72     // Simulation attributes
73     parameter SIM_RESET_SPEEDUP = "false" // Set to "true" to speed up sim reset
74 )
75 (
76     input      GTREFCLK0_IN,
77     output     QPLLLOCK_OUT,
78     input      QPLLLOCKDETCLOCK_IN,
79     output     QPLLOUTCLK_OUT,
80     output     QPLLOUTREFCLK_OUT,
81     output     QPLLREFCLKLOST_OUT,
82     input      QPLLRESET_IN
83 );
84 //***** Parameter Declarations *****
85 // localparam QPLL_FBDIV_TOP = 40;
86 localparam QPLL_FBDIV_TOP = 80;
87 localparam QPLL_FBDIV_IN = (QPLL_FBDIV_TOP == 16) ? 10'b0000100000 :
88     (QPLL_FBDIV_TOP == 20) ? 10'b0000110000 :
89     (QPLL_FBDIV_TOP == 32) ? 10'b0001100000 :
90     (QPLL_FBDIV_TOP == 40) ? 10'b0010000000 :
91     (QPLL_FBDIV_TOP == 64) ? 10'b0011100000 :
92     (QPLL_FBDIV_TOP == 66) ? 10'b0101000000 :
93     (QPLL_FBDIV_TOP == 80) ? 10'b0100100000 :
94     (QPLL_FBDIV_TOP == 100) ? 10'b0101110000 : 10'b0000000000;
95
96 localparam QPLL_FBDIV_RATIO = (QPLL_FBDIV_TOP == 16) ? 1'b1 :
97     (QPLL_FBDIV_TOP == 20) ? 1'b1 :
98     (QPLL_FBDIV_TOP == 32) ? 1'b1 :
99     (QPLL_FBDIV_TOP == 40) ? 1'b1 :
100     (QPLL_FBDIV_TOP == 64) ? 1'b1 :
101     (QPLL_FBDIV_TOP == 66) ? 1'b0 :
102     (QPLL_FBDIV_TOP == 80) ? 1'b1 :
103     (QPLL_FBDIV_TOP == 100) ? 1'b1 : 1'b1;
104
105
106 // ground and vcc signals
107 wire      tied_to_ground_i;
108 wire [63:0] tied_to_ground_vec_i;
109 wire      tied_to_vcc_i;
110 wire [63:0] tied_to_vcc_vec_i;
111

```

图 46 GTX_COMMON 原语更改内容

打开 rxau_i_gt_wrapper.v, 更改内容如下图所示。

```

487 .TX_MARGIN_FULL_3      (7'b1000010),
488 .TX_MARGIN_FULL_4      (7'b1000000),
489 .TX_MARGIN_LOW_0       (7'b1000110),
490 .TX_MARGIN_LOW_1       (7'b1000100),
491 .TX_MARGIN_LOW_2       (7'b1000010),
492 .TX_MARGIN_LOW_3       (7'b1000000),
493 .TX_MARGIN_LOW_4       (7'b1000000),
494
495 //-----TX Gearbox Attributes-----
496 .TXGEARBOX_EN           ("FALSE"),
497
498 //-----TX Initialization and Reset Attributes-----
499 .TXPCSRESET_TIME        (5'b00001),
500 .TXPMARESET_TIME        (5'b00001),
501
502 //-----TX Receiver Detection Attributes-----
503 .TX_RXDETECT_CFG        (14'h1832),
504 .TX_RXDETECT_REF        (3'b100),
505
506 //-----CPLL Attributes-----
507 .CPLL_CFG                (24'hBC07DC),
508 .CPLL_FBDIV              (4),
509 .CPLL_FBDIV_45           (5),
510 .CPLL_INIT_CFG           (24'h00001E),
511 .CPLL_LOCK_CFG           (16'h01E8),
512 .CPLL_REFCLK_DIV         (1),
513 // .RXOUT_DIV             (1),
514 // .TXOUT_DIV             (1),
515 .RXOUT_DIV               (2),
516 .TXOUT_DIV               (2),
517 .SATA_CPLL_CFG           ("VCO_3000MHZ"),
518
519 //-----RX Initialization and Reset Attributes-----
520 .RXDFELPMRESET_TIME      (7'b0001111),
521
522 //-----RX Equalizer Attributes-----
523 .RXLEPM_HF_CFG           (14'b000000011110000),
524 .RXLEPM_LF_CFG           (14'b000000011110000),
525 .RX_DFE_GAIN_CFG         (23'h020FEA),
526 .RX_DFE_H2_CFG           (12'b00000000000000),
527 .RX_DFE_H3_CFG           (12'b00000010000000),
528 .RX_DFE_H4_CFG           (11'b000011100000),
529 .RX_DFE_H5_CFG           (11'b000011000000),
530 .RX_DFE_RL_CFG           (13'b00000011111110),
531 .RX_DFE_LPM_CFG          (16'h0904),
532 .RX_DFE_LPM_HOLD_DURING_EIDLE (1'b0),
533 .RX_DFE_UT_CFG           (17'b10001111000000000),
534 .RX_DFE_VF_CFG           (17'b000011111000000011),
535
536 //-----Power-Down Attributes-----
537 .RX_CLKMUX_PD            (1'b1),
538 .TX_CLKMUX_PD            (1'b1),
539
540 //-----FPGA RX Interface Attribute-----
541 .RX_INT_DATAWIDTH        (1),

```

图 47 GTX_CHANNEL 原语更改内容

通过上述修改步骤后生成 bit 文件, 即可解决 RXAUI IP 不兼容问题。

9 使用注意事项

该器件操作注意事项如下：

- a) 严格按照推荐工作条件使用，超出绝对最大额定值使用本产品，可能引起本产品的永久损坏；
- b) 上电方式。PS 端与 PL 端的供电是完全独立的，且两端都有各自的上电推荐顺序。PS 端可以在 PL 端电源关闭的状态下运行，如果在使用过程中需要 PL 端处于下电模式，则建议 PS 端先于 PL 端上电。如果不需要 PL 端处于下电模式，则两端其中的一些电源端可由相同的电源供电；
- c) 器件应在防静电的工作台上操作；
- d) 试验设备和器具应接地；
- e) 不能触摸器件引线；
- f) 器件应存放在导电材料制成的容器中；
- g) MOS 区域内避免使用能引起静电的塑料、橡胶或丝织物。

10 订货信息

表 64 产品订货信息

序号	产品型号	封装形式	封装材料	质量保证等级	焊球材料	重量 (g)	详细规范
1	HWD7Z045FFG900M3	PBGA900	塑料	N1 级	Sn96.5/Ag3.0/Cu0.5	11.85±1.5 (带焊球)	Q/HWD 50830-2025
2	HWD7Z045FFG900E	PBGA900	塑料	军温级	Sn96.5/Ag3.0/Cu0.5	11.85±1.5 (带焊球)	Q/HWD 50868-2025
3	HWD7Z045FFG900I	PBGA900	塑料	工业级	Sn96.5/Ag3.0/Cu0.5	11.85±1.5 (带焊球)	Q/HWD 50869-2025

注1:

- a) N/N1级器件满足GJB 7400A《合格制造厂认证用半导体集成电路通用规范》N/N1级的筛选要求
- b) 工业温区级器件满足Q/HWD40022-2021《华微工业温区级产品通用规范》的筛选要求，其工作环境温度范围或结温应为-40℃~+85℃。
- c) 军温级器件满足Q/HWD40020-2018《华微军温级产品通用规范》的筛选要求，其工作环境温度范围或结温应为-55℃~+125℃。

注2: 产品订货信息为我司已有产品或确定研制的器件，可根据用户需求研制其它封装形式的器件。