



Hi3519DV500 超高清智慧视觉 SoC

产品简介

文档版本 05

发布日期 2023-09-15

版权所有 © 海思技术有限公司 2023。保留一切权利。

未经本公司书面许可，任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部，并不得以任何形式传播。

商标声明



HISILICON、海思和其他海思商标均为海思技术有限公司的商标。

本文档提及的其他所有商标或注册商标，由各自的所有人拥有。

注意

您购买的产品、服务或特性等应受海思公司商业合同和条款的约束，本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定，海思公司对本文档内容不做任何明示或默示的声明或保证。

由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。

海思技术有限公司

地址：上海市青浦区虹桥港路 2 号 101 室 邮编：201721

网址：<http://www.hisilicon.com/cn/>

客户服务邮箱：support@hisilicon.com



Hi3519DV500 超高清智慧视觉SoC

总体介绍

Hi3519DV500是一颗面向视觉行业推出的超高清智能 SoC。该芯片最高支持四路sensor输入，支持最高4K@30fps的ISP图像处理能力，支持2F WDR、多级降噪、六轴防抖、全景拼接、多光谱融合等多种传统图像增强和处理算法，支持通过AI算法对输入图像进行实时降噪等处理，为用户提供卓越的图像处理能力。支持热红外、结构光和ToF sensor的接入和处理。

Hi3519DV500内置双核A55，提供高效、丰富和灵活的CPU资源，以满足客户计算和控制需求。

Hi3519DV500集成了高效的神经网络推理引擎，最高2.5Tops NN算力，支持业界主流的神经网络框架。

Hi3519DV500提供稳定、易用的SDK软件开发包，支撑客户产品快速量产。

关键特性

- 智能加速
 - 2.5Tops INT8 NN加速引擎
- 4K@30fps 编解码
 - 支持4K@30fps的H.265/H.264编码
 - 支持4K@30fps的H.265/H.264解码
- 支持 2 路 4M@30fps 视频拼接。
- 支持 2 路 4M@30fps 的黑白与彩色融合。
- 支持图像 AI ISP 处理
- 支持 USB3.0 高速外设接口。
- 支持 Linux OS 下极致快速出图(300ms)。



Hi3519DV500 超高清智慧视觉SoC

主要特点

处理器内核

- 双核 ARM Cortex A55@1000MHz
- 32KB I-Cache, 32KB D-Cache, 256KB L3 cache
- 支持 NEON 加速, 集成 FPU 处理单元
- 支持 TrustZone

系统级加速模块

- 集成硬化的标准 CRC32/CRC16/CRC8 多项式运算单元
- 集成硬化的高速直接数据搬移模块(DMA)

智能视频分析

- 神经网络
支持完整的API和工具链, 易于客户开发
- 升级 IVE 算子, 支持特征点检测、周界、光流及多种计算机形态学算子
- 升级 DPU 算法实现双目深度图加速单元, 最大分辨率 2048 x 2048, 最大视差 224, 处理性能 720p@30fps

视频编解码

- 支持 H.264 BP/MP/HP Level 5.1
- 支持 H.265 Main Profile Level 5.1
- H.264/H.265 编解码最大分辨率为 6144x 6144
- 支持 I/P 帧
- 支持自编自解
- H.264/H.265 多码流编解码典型性能如下:
 - 3840 x 2160@30fps(编码)+1920 x 1080@30fps(编码)+720 x 480@30fps(编码)
 - 3840 x 2160@30fps(编码)+720 x 480@30fps(编码)+1920 x 1080@30fps(解码)
 - 3840 x 2160@30fps(解码)
- 支持 8 个区域的编码前 OSD 叠加
- 支持 CBR/VBR/AVBR/FIXQP/QPMAP 等多种码

率控制模式

- 输出码率最大值 80Mbps
- 支持 8 个感兴趣区域 (ROI) 编码
- 支持视频前端叠加 mosaic 编码
- 支持数字水印
- 支持 PVC 感知编码降低码流
- 支持 JPEG Baseline 编解码
- JPEG 编解码最大分辨率 16384 x 16384
- JPEG 最大性能
 - 编码: 3840 x 2160@60fps(YUV420)
 - 解码: 3840 x 2160@30fps(YUV420)

ISP

- 支持多路 sensor 同时处理
- 支持 3A (AE/AWB/AF) 功能, 3A 参数用户可调节
- 支持去固定模式噪声 (FPN)
- 支持坏点校正和镜头阴影校正
- 支持两帧 WDR 及 Advanced Local Tone Mapping, 支持强光抑制和背光补偿
- 支持多级 3D 去噪
- 支持图像边缘增强
- 支持去雾
- 支持动态对比度增强
- 支持 3D-LUT 色彩调节
- 支持新一代镜头畸变校正
- 支持鱼眼等任意形状几何矫正
- 支持 6-DoF 数字防抖
- 支持陀螺仪防抖和 Rolling-Shutter 校正
- 支持图像 Mirror、Flip、90 度/270 度旋转
- 支持使用神经网络对图像进行实时 DRC、BNR、3DNR 或 DM 处理
- 支持黑白与彩色两路图像双光融合
- 提供 PC 端 ISP 调节工具

视频与图形处理

- 支持图形和图像 1/15.5 ~ 16x 缩放功能



Hi3519DV500 超高清智慧视觉SoC

- 支持水平方向全景拼接
 - 输入2路2560×1440@30fps，最大输出5120×1440@30fps或2560×2880@30fps
 - 输入4路1920×1080@30fps，最大输出6144×1080@30fps或1920×4320@30fps
- 支持视频层、图形层叠加
- 支持色彩空间转换

视频输入接口

- 支持 8-Lane image sensor 串行输入，支持 MIPI/LVDS/Sub-LVDS/HiSpi 多种接口
- 支持 2x4-Lane 或 4x2-Lane 等多种组合，最高支持 4 路 sensor 输入
- 支持 8/10/12/14 Bit RGB Bayer DC 时序视频输入，时钟频率最高 148.5MHz
- 支持 BT.601、BT.656、BT.1120 视频输入接口
- 支持通过 MIPI 虚拟通道输入 1~4 路 YUV
- 支持主流 CMOS 电平热成像传感器接入
- 支持结构光图像模组
- 支持 cw ToF 图像传感器

视频输出接口

- 支持一路 BT.1120 或 BT.656 接口输出，其中 BT.1120 最高性能 1920×1080@60fps
- 支持 6/8bit 串行或 16/18/24bit RGB 并行输出，最高频率 74.25MHz
- 支持 4-Lane Mipi DSI/CSI 接口输出，最高 1.8Gbps/lane，性能 3840 × 2160@30fps
- 支持 Gamma 校正和水平方向 sharpen

音频接口与处理

- 内置 Audio codec，支持 16bit 双路差分语音输入和双路单端语音输出
- 支持 1 路 I2S 接口，兼容多声道时分复用传输模式（TDM）
- 支持 8 路数字 MIC 阵列输入
- 支持多协议语音编解码
- 支持音频 3A（AEC/ANR/ALC）处理

安全隔离与引擎

- 支持安全启动
- 支持基于 TrustZone 的 REE/TEE 硬件隔离方案
- 支持神经网络模型与数据保护
- 硬件实现 AES128/256 对称加密算法
- 硬件实现 RSA3072/4096 签名校验算法
- 硬件实现 ECC256/384/512 椭圆曲线算法
- 硬件实现 SHA256/384/512、HMAC_SHA256/384/512 算法
- 硬件实现 SM2/3/4 国密算法
- 硬件实现真随机数发生器
- 提供 28Kbit OTP 存储空间供客户使用

网络接口

- 1 个千兆以太网接口
 - 支持RGMII、RMII两种接口模式
 - 支持TSO、UFO、COE等加速单元

外围接口

- 2 个 SDIO3.0 接口
 - SDIO0支持SDXC卡，最大容量2TB
 - SDIO1支持对接wifi模组
- 1 个 USB3.0/USB2.0 接口
 - USB Host/Device可切换
- 支持上电复位（POR）和外部输入复位
- 集成独立供电 RTC
- 集成精简上下电控制逻辑，实现芯片待机唤醒
- 集成 4 通道 LSADC
- 集成 RGB 小屏专用三线控制接口
- 多个 UART、I²C、SPI、PWM、GPIO 接口

外部存储器接口

- DDR4/LPDDR4/LPDDR4x 接口
 - 支持2 × 16bit DDR4
 - 支持1 × 32bit LPDDR4/LPDDR4x
 - DDR4最高速率2666Mbps
 - LPDDR4/LPDDR4x最高速率2933Mbps



Hi3519DV500 超高清智慧视觉SoC

– 最大容量4GB

- SPI Nor/SPI Nand Flash 接口
 - 支持1、2、4线模式
 - SPI Nor Flash支持3Byte、4Byte 地址模式
- eMMC5.1 接口，最大容量 2TB
- 可选择从 eMMC、SPI Nor/SPI Nand Flash 启动

SDK

支持 Linux5.10 SDK 包


芯片物理规格

- 功耗
 - 2.5W典型功耗(编码4K30 + 2Tops)
- 工作电压
 - 内核电压为0.9V
 - IO电压为1.8/3.3V
 - DDR4/LPDDR4/LPDDR4x接口电压分别为1.2/1.1/0.6V
- 封装形式
 - RoHS, FCCSP 15mm x 15mm封装
 - 管脚间距: 0.65mm



Hi3519DV500 超高清智慧视觉SoC


功能框图





Hi3519DV500 超高清智慧视觉SoC

Hi3519DV500 超高清智慧视觉 SoC 方案





Hi3519DV500 超高清智慧视觉SoC

Acronyms and Abbreviations

3DNR	three-dimensional noise reduction
AAC	advanced audio coding
AE	automatic exposure
AEC	acoustic echo control
AES	advanced encryption standard
AF	automatic focus
ALC	automatic level control
ANR	adaptive noise reduction
API	application programming interface
AVBR	adaptive variable bit rate
AVS	any view stitching
AWB	automatic white balance
CAC	chromatic aberration correction
CBR	constant bit rate
CMOS	complementary metal-oxide-semiconductor
CV	computer vision
codec	coder/decoder
COE	Checksum offload engine
CSI	camera serial interface
DC	digital camera
DCI	dynamic contrast improvement
DDR	double data rate
DDRC	double data rate controller
DIS	digital image stabilization
DPU	depth processing unit
DSI	display serial interface
DSP	digital signal processor
DMIC	Digital microphone



Hi3519DV500 超高清智慧视觉SoC

DMA	direct memory access
ECC	error-correcting code
eMMC	embedded multimedia card
EP	endpoint
FCCSP	flip-chip chip scale package
FPN	fixed pattern noise
FPU	floating-point unit
GE	gigabit Ethernet
GMAC	Gigabit Ethernet Media Access Controller
GPIO	general-purpose input/output
GUI	graphical user interface
HD	high definition
HiSPI	high-speed serial pixel interface
I ² C	inter-integrated circuit
I ² S	inter-IC sound
ISP	image signal processor
IVE	intelligent video engine
LCD	liquid crystal display
LGDC	lens geometric distortion correction
LPDDR	low-power double data rate
LSADC	low-speed analog-to-digital converter
LUT	lookup table
LVDS	low-voltage differential signaling
MAU	matrix arithmetic unit
MCU	microcontroller unit
MIC	microphone
MIPI	mobile industry processor interface
NR	noise reduction
OSD	on-screen display



Hi3519DV500 超高清智慧视觉SoC

OTP	one-time programming
PIP	picture-in-picture
POR	power-on reset
PWM	pulse-width modulation
RAM	random access memory
RC	root complex
PMC	power management controller
RGB	red-green-blue
RGMII	reduced gigabit media-independent interface
RMII	reduced media-independent interface
RoHS	restriction of hazardous substances
ROI	region of interest
RSA	Rivest-Shamir-Adleman
RNG	random number generator
RTC	Real time clock
SD	secure digital
SDIO	secure digital input/output
SDK	software development kit
SDRAM	synchronous dynamic random access memory
SDXC	secure digital extended capacity
SMP	symmetric multiprocessing
SoC	system-on-chip
SPI	serial peripheral interface
SCD	start code detect
TDM	time division multiplexing
TOPS	Tera Operations Per Second
TSO	TCP segmentation offload
TX	transmit
UART	universal asynchronous receiver transmitter



Hi3519DV500 超高清智慧视觉SoC

USB	Universal Serial Bus
UFO	UDP fragmentation offload
VBR	variable bit rate
VI	video input
VO	video output
VQE	voice quality enhancement
WDR	wide dynamic range